Цифровой когерентный частотный демодулятор

 

Изобретение относится к радиотехнике . Цель изобретения - повышение помехоустойчивости. Демодулятор содержит формирователи 1 и 2 опорного сигнала, опорный г-р 3, эл-ты И 4, блок 5 тактовой синхронизации, формирователь 6 пачки сдвинутых во времени импульсов, эл-ты ИЛИ 7, коммутатор 8, реверсивные счетчики 9, эл-ты задержки 10 и решающий блок 11. В двух каналах демодулятора производится корреляционная обработка приходящего частотно-манипулированного с непрерывной фазой сигнала. Процедура демодуляции производится в два этапа. Посредством двухэтапной процедуры принятия решения по заданным алгоритмам интервал обработки равен трем тактовым интервалам, что повышает помехоустойчивость процедуры демодуляции. Даны ил. выполнения формирователя 6, коммутатора 8 и решающего блока 11. 5 ил. (Л со to to 4: to

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU „„1322412 (51) 4 Н 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Йсг. 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3803141/24-09 (22) 18. 10. 84 (46} 07.07,87. Бюл. Ф 25 (71) ИЗТУ им. Н.Э. Баумана (72) А.А. Стомахин, IO.А. Максимов и В.Б. Косарев (53) 621.376.33(088,8) (54) ЦИФРОВОЙ КОГЕРЕНТНЫЙ ЧАСТОТНЫЙ

ДЕМОДУЛЯТОР (57) Изобретение относится к радиотехнике, Цель изобретения — повышение помехоустойчивости. Демодулятор содержит формирователи 1 и 2 опорного сигнала, опорный r-p 3, эл-ты И

4, блок 5 тактовой синхронизации, формирователь 6 пачки сдвинутых во времени импульсов, эл-ты ИЛИ 7, коммутатор 8, реверсивные счетчики 9, эл-ты задержки 10 и решающий блок 11.

В двух каналах демодулятора производится корреляционная обработка приходящего частотно-манипулированного с непрерывной фазой сигнала. Процедура демодуляции производится в два этапа. Посредством двухэтапной процедуры принятия решения по заданным алгоритмам интервал обработки равен трем тактовым интервалам, что повышаеч помехоустойчивостb процедуры демодуляции. Даны ил. выполнения формирователя 6, коммутатора 8 и решающего блока 11, 5 ил.

1 13224

Изобретение относится к радиотехнике и используется в радиосвязи, радиотелеграфии и проводных системах передачи данных для обработки частотно-манипулированных с непрерывной фазой (ЧИНФ) сигналов.

Цель изобретения — повышение помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема цифрового ко- 1Î герентного частотного демодулятора; на фиг. 2 — структурная электрическая схема формирователя пачки сдвинутых во времени импульсов; на фиг.3— структурная электрическая схема ком 15 мутатора; на фиг. 4 — структурная электрическая схема решающего блока, на фиг. 5 — временные диаграммы напряжений, поясняющих работу цифрового когерентного частотного демодуля-20 тора.

Цифровой когерентный частотный демодулятор содержит (фиг.1) формирователи 1 и 2 опорного сигнала, опорный генератор 3, элементы И 4, -4,. блок

5 тактовой синхронизации, формирователь 6 пачки сдвинутых во времени импульсов, элементы ИЛИ 7„ и 7, коммутатор 8, реверсивные счетчики (РС)

9 и 9, дополнительные реверсивные

2 счетчики (ДРС) 9 и 9+, элементы 10 и 10 задержки и решающий блок 11.

Формирователь б содержит (фиг,2) инверторы 12„-12, элементы И 13„—

131, элементы И-HE 141 и 14, элемент 35

15 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

16, счетчик 17/, дешифратор 18.

Коммутатор 8 содержит (фиг.3) элементы ИЛИ 19„--19, элементы 2И-ИЛИ

20„ -20 и элемент 21 задержки. 40

Решающий блок 1 1 содержит (фиг, 4) элемент 2И-ИЛИ 22, элементы ИСКЛЮЧАЮЩИЕ ИЛИ 23„ и 23, элемент 24 задержки инвертор 25, D-триггер 26, Цифровой когерентный частотный де-, модулятор работает следукпцим образом.

В двух каналах производится корреляционная обработка приходящего ЧМНФ сигнала с индексом манипуляции 0,5.

Каждый из корреляторов содержит цифровые перемножители — элементы И 4 4, подключенные через коммутатор 8 реверсивные счетчики 9, и 9> и дополнительные реверсивные счетчики 9 и

Ь

9 образуют корреляторы первого и второго каналов. Опорные сигналы формируются для каждой из манипулируемых частот формирователями 1 и 2 опорного сигнала и в противофазе (фиг.5, 12 2 в,г,д,е) поступают на первые входЪ элементов И 4„ -4, на вторые входы которых поступают приходящий Ч11НФ сигнал (фиг. 5,а,б).

Процедура демодуляции производится в два этапа. Это связано с тем, что на приемной стороне имеет место ,неопределенность начальной фазы (О или П) приходящегс сигнала. Поэтому на первом этапе определяется начальная фаза 8, приходящего сигнала по алгоритму где А„;, А, „.,„ - корреляционные значейия íà i-м и (i+1)-м тактовых интервалах для опорной частоты fо„ „ и 8,= О, B„,, В „;,„— корреляционные значения на i-м и (i+1) м тактовых интервалах для опорной частоты и Ho= ь A) А, +1, В2, В,+„— аналогичные значейия корреляционных интегралов, но для 6

Корреляционные значения (1) получаем на выходах реверсивных счетчиков 91 и 9 (фиг,5, у, ф)

На втором этапе производится собственно демодуляция приходящего

ЧМНФ сигнала с учетом апосторифной инфОрмации о начальной фазе, получаемой согласно алгоритму (1). При этом обработка начинается с (i+1)-ro тактового интервала и определяется символ на (i+1) м тактовом интервале по результатам обработки на двух тактовых интервалах по алгоритму, (2)

Корреляционные значения (2) получаем на вьгходах дополнительных реверсивных счетчиков 9 и 9 . Так как принятие решения о символе (i+1)-го тактового интервала производится в конце {1+2)-го тактового интервала, то для корреляционных значений (1) необходима задержка на тактовый интервал, которая производится элементами 10 и 10 задержки (фиг.5,х, ц).

Решения о начальной фазе и символе приходящего сигнала производится решающим блоком 11. Последовательность принятия решения и всех функциональных операций обеспечивается формирователем 6 пачки сдвинутых во времени импульсов (фиг.2), на вход которого поступают счетные импульсы с опор3 13224 ного генератора 3 и тактовые импульсы с блока 5 тактовой синхронизации. С первого управляющего выхода формирователя 6 поступает незадержанный тактовый импульс, с второго управляющего выхода величина задержки определяется инвертором 12 . С первого

1 по четвертый установочных выходов производится временная привязка к счетным импульсам опорного генерато- 10 ра 3, которая осуществляется последовательно соединенными элементом И 13, 11 счетчиком 17, дешифратором 18, первый и второй выходы которого подключены к инверторам 12, 12, а третий 15 выход подключен к второму входу элемента И 13, . Дополнительная временная задержка тактовых импульсов при осуществлении временной привязки к счетным импульсам производится после-20 довательно соединенными элементом

15 задержки и элементом ИСКЛЮЧАЮЩЕЕ

ИЛИ 16, при этом тактовые импульсы поступают также непосредственно с выхода инвертора 12г на второй вход 25 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и на первые входы элементов И 13 и И-НЕ

Э

14г . Таким образом, временная задержка первого установочного выхода определяется импульсом с выхода инверто- 30 .ра 12, подключенного к первому входу элемента И 13г, на второй вход которого поступает тактовый импульс с выхода инвертора 12э. Одновременно с выхода инвертора 12Э тактовый импульс 35 поступает на первый вход элемента И-HE 14, и временная задержка второго установочного выхода формирователя 6 определяется импульсом с выхода инвертора 12, поступающим на 4О второй вход элемента И "Е 14,.Времен-. ная задержка третьего установочного выхода формирователя 6 определяется поступающим на второй вход элемента

И l3 импульсом с выхода инвертора

12, а задержка четвертого установочного выхода формирователя 6 определяется импульсом с инвертора 12,поступающим на второй вход элемента

И-HE 14 . Установочные выходы форми- 5р г рователя 6 производят установку нуля реверсивных счетчиков 9„ и 9 и через элементы ИЛИ 7„ и 7 дополнительных реверсивных счетчиков 9 и 9 .

12 4 л,м,н, о) и дополнительные реверсивные счетчики 9 и 9 (фпг.5,п,р,c,т), М причем »а реверсивные счетчики 9 и

9 — через элементы ИЛИ 19 -19 комг 4 мутатора 8, на суммирующий вход дополнительного реверсивного счетчика 9

3 через элемент 21 задержки коммутатора 8. Сигналы на суммирующий и вычитающий входы дополнительного реверсивного счетчика 9 и вычитающий вход дополнительного реверсивного счетчика 9э поступают с выходов элементов

2И-ИЛИ 20 -20 коммутатора 8 по сиг1 Э калам управления, поступающим на первые входы элементов 2И-ИЛИ 20 -20

3 с первого и второго управляющих выходов формирователя 6, а на вторые входы элементов 2И-ИЛИ 20 -20 поступа1 Э ют сигналы с выходов элементов ИЛИ

19, — 19, коммутатора 8.

Решающий блок 11 (фиг.4) производит принятие решения о начальной фазе и символах приходящего ЧМНФ сигнала, причем сигналы с выходов элементов задержки 101 и 10 поступают г на первые входы элемента 2И-ИЛИ 22, на вторые входы которого поступает сигнал управления с первого и второго управляющих выходов формирователя 6.

Последовательность демодулированных символов (О или 1) с выхода D-триггера 26 (фиг.5,ш) определяется сигналами подключенного к D-входу D-триггера 26 элемента исключающее ИЛИ 23, первый вход которого подключен к выходу элемента 2 И-ИЛИ 22, а второй вход подключен к выходу дополнительного реверсивного счетчика 9 (фиг.5, ч). Переключение D-триггера 26 производится по сигналам на С-входе, который подключен к второму управляющему входу формирователя 6 через последовательно соединенные элемент

24 задержки, ИСКЛЮЧАЮЩЕЕ ИЛИ 23 и инвертор 25, причем второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 подключен непосредственно к второму управляющему входу формирователя 6. Таким образом, посредством двухэтапной процедуры принятия решения по алгоритмам (1) и (2) интервал обработки равен трем тактовым интервалам,что повышает помехоустойчивость процедуры демодуляции.

Коммутатор 8 (фиг.3) производит коммутацию сигналов с выходов элементов И 4 -4 (фиг.5,ж,з,и,к) на

1 реверсивные счетчики 9, и 9 (фиг.5, Формула изобретения

Цифровой когерентный частотный демодулятор, содержащий два канала, 5 1322412 6 каждый из которых состоит из форми- ратора соединен со счетными входами рователя опорного сигнала, первого формирователей опорного сигнала, упи второго элементов И и последова- равляющие выходы которых соединены тельно соединенных реверсивного счет- соответственно с пеРвым и вторым сини а и лемента задержки, причем пер- 5 хронизирующими входами блока тактовой вый и второй выходы формирователя синхронизации, выходы первого и втоопорного сигнала каждого канала со- рого элементов И первого и второго единены соответственно с первыми вхо- каналов соединены соответственно с дами первого и второго элементов И первым, вторым, третьим и четвертым ого же канала, а вторые входы пер- 10 информационными входами коммУтатоРа, вого и второго элементов И обоих ка- первый и второй, третий и четвертый

У налов объединены и соединены с пер- пятый и шестой, седьмой и восьмой инвым входом формирователей опорных формационные выходы которого соответсигналов обоих каналов и являются ственно соединены с входами сложения входом цифрового когерентного частот- 15 и вычитания реверсивных счетчиков перного демодулятора а также общие для в ого и второго каналов, второго и первообоих каналов блок так:товой синхро- го дополнительных реверсивных счетчинизациИ коммутатор и решающий блок, КоВ а входы установки нуля реверсивных д которого является выходом циф- счетчиков первого и второго каналов

9 рового когерентного частотного демо- 2g первого и второго дополнительных Ðåдулятора о т л и ч а ю щ и и с я версивных счетчиков соединены соответцелью повышения его ломе- ственно с тРетьим и четвеРтым устанохоустоичивости, введены формирователь вочными выходами фоРмиРователя пачки пачки сдвинутых во времени импульсов, сдвинутых во вРемени импульсов, с выпервый и второй управляющие выходы 25 ходом перво го элеме нта ИЛИ и с выкоторого соединены соответственно с ходом второго элемента ИЛИ, при этом первым и вторым входами управления входы синхронизации элементов задерж,утатора H соответственно с первым ки пеРвого и втоРого каналов соединеи вторым входами управления решающе- ны соответственно с первым и вторым блока, опорный генератор, выход 30 Установочными выходами формирователя которого непосредственно и через пачки сдвину гых во времени импульсов

9 блок тактовой синхронизации соединен разрядные выходы первого дополнительсоответственно со счетным и синхрони- ного реверсивного счетчика соединены зирующим входами формирователя пачки с информационными входами второго

° сдвинутых во времени импульсов, пер- 5 дополнительного реверсивного счетчивый и второй элементы ИЛИ, входы ко- ка, а выходы элементов задержки перторых соединены соответственно с пер- вого и второго каналов и выход втовым, вторым, третьим ичетвертым уста- рого дополнительного реверсивного новочными выходами формирователя пачки счетчика соединены соответственно с сдвинутых вовремени импульсов, первый р рвым и вторым сигнальными входаи второй дополнительные реверсивные ми и информационным входом решающесчетчики, причем выход опорного гене1322412

1322412 Wв gп ъ < ос + Bхa В

Составитель И. Грабилин

Техред И.Попович

Корректор И.Муска

Редактор Н.Лазаренко

Заказ 2875/52 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4 /5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4