Синхронный делитель частоты

 

Изобретение относится к импульсной технике и может быть использовано. например, в устройствах автоматики. Цель изобретения - расширение функциональных возможностей делителя частоты . Делитель частоты содержит N разрядов на триггерах 1-4 и входную и выходную шины 5 и 7. Введение элемента И-НЕ 6, выполнение первого разряда на триггере 1 1К-типа и образование новых функ1;ионаг1ьных связей позволяют одновременно получить нечетные коэффициенты деления по модулю (2N-3) и дробные коэффициенты деления по модулю (N-I,5). 1 ил. (Л С

СОЮЗ СО8ЕТСНИХ социАлистичЕских

РЕСПУБЛИК

А1 (19) 011 (51) 4 Н 03 К 23/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛВСТВУ (21) 4023718/24-21 (22) 14.02.86 (46) 07.07.87. Бюл. № 25 (72) А.В. Колосов, Ю.Н.Шныгин н И.В. Колосов (53) 621.374.4 (088.8) (56) Авторское свидетельство СССР № 961151, кл. Н 03 К 23/40, 09.02.81.

Авторское свидетельство СССР № 784007, кл. Н 03 К 23/40, 15.02.79. (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к импульсной технике и может быть использовано, например, в устройствах автоматики.

Цель изобретения — расширение функциональных возможностей делителя частоты. Делитель частоты содержит N разрядов на триггерах 1-4 и входную и выходную шины 5 и 7. Введение элемента

И-НЕ 6, выполнение первого разряда на триггере 1 IK-типа и образование новых функциональных связей позволяют одновременно получить нечетные коэффициенты деления по модулю (2N-3) и дробные коэффициенты деления по модулю (Н-1,5). 1 ил.

13224

Изобретение относится к импульс— ной технике и может быть использовано в устройствах автоматики, вычислительной и измерительной техники.

Цель изобретения -- расширение функциональных возможностей за счет одновременного нолучсния нечетных коэффициентов деления по модулю (2N-3) и дробных коэффициентов деления по модулю (N-1,5), где N — число разрядов на триггерах, при сохранении быстроцействия.

На чертеже приведена электрическая функциональная схема синхронного делителя частоты, 15

Устройство содержит N разрядов, на триггерах 1-44, причем триггер 1 первого разряда ТК-типа, а триггеры

2-4 ItocJIPII IIIItH. ра 9p HJIQB -- D I éIIH, С-входы триггеров 1-4 всех разрядов 20 соединены с входной шиной 5,0-входы триггеров 2, 3 и 4 каждого последующего разряда соединены с прямым выходом триггеров 1,, 2 и 3 (соответственно) предыдущего разряда, I-вход 25 триггера 1 первого разряда соединен с первым входом элемента И-HI; 6 и с: инверсным выходом триггера 4 последнего разряда, К-вход триггера 1 первого разряда соединен с В-входом триг-30 гера 4 последнега разряда, Инверсный выход триггера 1 первого разряда соединен с вторым входом элемента И-НЕ

6, выход которого соецинен с выходной шиной 7, 35

Синхронный, целитель частоты ряботает следую1цю1 образом (> а примере и =4), До поступления входны импульсов на шчну 5 триггеры 1-4 находятся в нулевом состоянии. Спадом первого импульса на шине 5 триггер 1 переключается в единичное состояние, госкольку на его I — вхад поступает напряжение логической "1" с инверсного вы- 15 хода триггера 4, на К-вход поступает напряжение логического "0 с прямого выхода триггера-3. Фронтам второго входного импульса в единичное состояние переключается триггер 2,фронтом третьего 50 входного импульса в единичное состоя-. ние переключается триггер 3, а спадом того же импульса в гротивоположное состояние (т„е, в нулевое) переключается триггер 1, поскольку в момент действия этого фронта на Х- и К-входах имеется напряжение логической

"1": HB I-входе с инверсного выхода тригr ера 4 H HG К-входе с п1)ямо.га

69 2 выхода триггера 3. Фронтом четвертого входнсго импульсB переключаются в нулевое состояние триггер 2 и в единичное состояние триггер 4, Спадом четвертого входного импульса под-. тверждается нулевсе состояние триггура 1, поскольку в момент действия этого фронта на I-входе имеется логический "0, а на К-входе — логическая "1". Фронтом пятого входного импульса в и левое состояние переключается триггер 3, а спад пятого входного импульса сохраняет предыдущее состояние триггера 1, поскольку в момент дей =твия этого спада на I- u

K-входах имеется логический "0",Фронтом шестого входного импульса на выход триггера 4- записывается уровень логического 0", Таким образом, после поступления фронта шестого входного импульса все триггеры устанавливаются в исходное (нулевое), состояние, и цикл деления повторяется. На выходе элемента И-НЕ 6 в этом случае имеется по два выходных импульса на каждые пять входных импульсов, т.е. выходная частота следования импульсов в 2,5 раза ниже входной частоты следования импульсов. Одновременно на выходе любого из триггеров имеются импульсные последовательности с частотой следования импульсов в (2И-3) раза ниже входной, т,е,. коэффициент деления имеет дополнительное значение (2N-З)=5.

О р м у л а и з о б р е т е н и я

Синхронный делитель частоты, содержащий N разрядов на триггерах, С-входы которых соединены с входной шиной, а разряды„ начиная со второго, выполнены на триггерах Р-типа, D âõîä каждого из которых соединен с прямым выходом триггера предьдущего разряда, и выходную шину, о т л и ч а ю шийся тем, что, с пелью расширения функциональных возможностей при сохранении быстродействия, в него введен элемент И вЂ” НЕ, а первый разряд выполнен на триггере IK-типа„ причем первый вход элемента И-НЕ соединен с Х-входом триггера первого разряда и с инверсным выходом триггера последнего разряда, В-вход которого соединен с К-входом триггера первого разряда, инверсный выход которого соединен с вторым входом элемента И-НЕ, выход которого соединен с выходной шиной,