Синхронный делитель частоты

 

Изобретение может быть использовано для построения, например, цифровых синтезаторов частот. Цель изобретения - расширение функциональных возможностей делителя частоты. Делитель частоты содержит 1К-триггеры 1 - 4 и элементы И 6 и 7. Введение 1К-триггера 5 и элемента И 8 обеспечивает коэффициент деления 22 при сохранении быстродействия устройства . 2 ил. (Л И

СОЮЗ СОВЕТСНИХ .

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (59 4 Н 03 К 23/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4023722/24-21 (22) 12.02.86 (46) 07.07.87. Бкл. М 25 (72) Ю.А.Базалев и В.И.Ияснов (53) 621.374,4 (088,8) (56) Авторское свидетельство СССР

9 801256, кл, H 03 К 23/40, 26.01.79.

Авторское свидетельство СССР

N 1150759, кл. Н 03 К 23/40, 10.10.83.

„„SU„, 1322470 А 1 (54) СИНХРОНН61Л ДЕЛИТЕЛЪ ЧАСТОТ61 (57) Изобретение может быть использовано для построения, например, цифровых синтезаторов частот. Цель изобретения — расширение функциональных возможностей делителя частоты.

Делитель частоты содержит 1К-триггеры 1 — 4 и элементы И 6 и 7. Введение 1К-триггера 5 и элемента И 8 обеспечивает коэффициент деления 22 при сохранении быстродействия устройства. 2 ил.

1 13224

Изобретение относится к импульсной технике и может быть использовано при Построении цифровых синтезаторов частот„ хрониэаторов, электромузыкальных инструментов и т.д,. 5

Цель изобретения — расширение функциональных возможностей путем обеспечения воэможности получения удвсенHGI o коэффициента (22 ВМесТо 11) ления при сохранении быстродействия. 10

Н"" фиг,1 приведена электрическая функциональная схема синхронного делителя частоты; на фиг,2 — временные диаграммы, поясняющие работу, целителя частоты, 15

Синхронный делитель частоты содержит первый l BTopoI. 2 третий 3„ четвертый 4 и пятый 5 триггеры, каждый из ко" îðûõ !К-типа с К-входом (с входом сброса), и первый Ь, вто- 20 рой 7 и третий 8 элементы И, при этом Й-входом и С-входы всех триггеров соединены соответственно с шиной

У сброса и тактовой шиной 10, Прямой

ВыхОд нерБОГО триГГepa l соединен с первым входor первого элемента И б, выход которого соецинен с..1-входом четвертого триггера. 4. Второй вхсд— с инверсным выхОДОм BTopoI О TpNI"Ã&pß 2 и 3-входом»пeрвогn триггера 1, инверс-30 ный выход третьего триггера 3 -- с первым гходом второго элемента И 7 выход которого соединен с К-входом четвертого триггера,, в"îðîé вхоц-с инверсным выходом первого триггера

1, 1-входом второго триггера 2 и КВхОДОм третьего триГГPD8. 3 К-ВХОД второго триггера 2 соединен с инверсIemI выходом четвертого триггера 4 и первым входом третьего элемента И 8, I выход которого соединен с, 1- и К-Входами пятого триггера 5, второй вход— с I(-входом первого триггера 1 и пря-. мым выходом третьего триггера 3, вход которого соединен с прямым выхо45 дом четвертого триггера 4, Прямой и инверсные выходные сигналы снимаются с ссответствузощих выходов пятого триггера- 5 (шины 11 и 13 соответствен-" ,но)„ Делитель частоты содержит также выходную шину 13 на которой выхоцной сигнал реализует коэффициент деления К

При такой схеме соединения логические уравнения для 1- и К-входов всех триггеров синхронного делителя частоты (на 22) след лащее:

70 2P 2

Q,;

1,.=QQ; 1,=QQ„;

Кз бу

Ъ 9

1 з 5

Делитель частоты работает сле,цующим Образом, 1

Формул а и з о б р е т е н и я

Синхронный делитель частоты, содержащий первый, второй, третий и четвертый триггеры, С- и R-входы которых соединены соответственно с тактовой шиной и с шиной сброса, первый элемент И., выход которого соединен с 1-входом четвертого триггера, К-вход которого соединен с выходом второго элемента И, первый вход которого соединен с инверсным выходом третьего триггера, о т л и ч а ю— шийся тем, что,: с целью расширения функциональных возможностей путем обеспечения возможности получения удвоенного коэффициента деления при сохранении быстродействия, в не1 введены пятый триггер и третий элемент И, выход ко" îðîãî соединен с 3 и К-входами пятого триггера, первый

По сигналу "Сброс", поступающему

В виде импульса перед началом работы делителя частоты пс шине 9, все триггеры 1 — 5 устанавливаются в исходное (нулевое) состояние.

Появление на шине 10 каждого такто:вого импульса (фиг,2а)1по его срезу)

Вызывает:изменение состояния одного или нескольких триггеров 1 — 5 B соответствии с ука:занными логическими уравнениями, как показано на временной диаграмме (фиг,2), где порядковый номер состояния синхронно -o делителя частоты после появления импульса на шине 9, т,е. поряд«с зый номер тактового импульса на шине 10; а — входной сигнал на шине

10; б — сигнал О, на прямом выходе триггера 1; в — сигнал Q на прямом выходе триггера 2; г — сигнал 0 на прямом выходе триггера 3; д — сигнал на прямом выходе триггера 4; есигнал 0 на прямом выходе триггера

5.

Таким образом, делитель частоты обеспечивает коэффициент деления, равный 22, при сохранении быстродейст.вия, ! 8224

V 5

Ю 6

20 21

10 11

12 13

16 17

1Ч 5

Составитель А.Соколов

Редактор И,Гарная Техред А.Кравчук Корректор М.Демчик

Заказ 2878/55 Тираж 90> Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1i3035> Москва, Ж-З5, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул,Проектная,4 вход — с инверсным выходом четвертого триггера и К-входом второго .триггера, 3 --вход которого соединен с вторым-входом второго элемента И, К-входом третьего триггера и инверс5 ным выходом первого триггера, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с инверсным выхо70 4 дом второго триггера и 1-входом пер"вого триггера, К-вход которого соединен с вторым входом третьего элемента И и прямым выходом третьего триггера, 3-вход которого соединен с прямым выходом четвертого триггера, С- и Й-входы которого соединены соответственно с С- и К-входами пятоГО триггера,