Преобразователь информации

 

Изобретение относится к вычислительной технике. Его использование в системах передачи и обработки сиг/ 9 налов позволяет повысить быстродействие и точность преобразования. Преобразователь информации содержит запоминающий блок 2j коммутатор 4, цнфроаналоговый преобразователь (ЦАП; 5, регистр 8, блок 11 управления и сумматор 12. Введение аналого-цифрового преобразователя 1, шифратора 3, ЦАП 6, дешифратора 7, регистров 9 и 10 и шины 13 логической единицы обеспечивает ежетактное слежение за входным сигналом с максимальной погрешностью , определяемой последним из старшихразрядов выходного кода. з.п. ф-лы, 3 ил.

СООЗ С0ВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 Н 03 M 1/48 3 02,Ц,,)3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f1O ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 40198ЬО/24-24 (22) 06.02.86 (46) 07 ° 07.87. Бюл, У 25 (72) А.К,Новиков (53) 62!.,376.56 (088.8) (56) Авторское свидетельство СССР

У 953725, кл. Н 03 М 3/02, 1982, Авторское свидетельство СССР

N !1494!1, кл. Н 03 М !/48, Н 03 М 3/02, 1982.

t (54) ПРЕОБРАЗОВАТЕЛЬ ИНФОРМАШ (57)Изобретение относится к вычислительной технике. его использование в системах передачи и обработки сигналов позволяет повысить быстродействие и точность преобразования.

Преобразователь информации содержит запоминающий блок 2, коммутатор 4, цифроаналоговый преобразователь (11АП)

5, регистр 8, блок ll управления и сумматор 12. Введение аналого-цифро" вого преобразователя 1, шифратора 3, ЦАП Ь, дешифратора 7, регистров 9 и

10 и шины 13 логической единицы обеспечивает ежетактное слежение за входным сигналом с максимальной погрешностью, определяемой последним из старших. разрядов выходного кода. з.п. ф-лы, 3 ил.

13224

Изобретение относится к вычислительной технике и может быть использовано в системах .передачи и обработки сигналов, Цель изобретения — повышение быстродействия и точности преобразования.

На фиг,l приведена блок--схема преобразователя информации ; на фиг,2 — блок управления, на фиг.3— временные диаграмма> работы преобразо- 10 вателя.

Преобразователь информации содержит аналого-цифровой преобразователь

1АЦП) 1, запоминающий блок 2, шифратор 3, коммутатор 4, первый и вто- 15 рой цифроаналоговые преобразователи (ЦАП) 5 и 6, дешифратор ?, первыйтретий регистры соотьетственно 8-10, блок ll управления и сумматор 12, а также пину 13 логической единицы, 2{» вход 14, иервые t5, вторые 16, третий

17 выходы.

Блок ll управления выполнен (фиг.2) на генераторе 18 импульсов, элементе

ИЛИ 19, элементе И 20, триггере 21, 25 первом- seTagpTox элементах 22-25 задержки„ Блок 11 управления содержит вход 26 и первый-шестой выходы соответственно 27-32.

Преобразователь информации работа" 30 ет следующим образом„

Подаваемый на вход 14 аналоговый сигнал, например напряжение U „, меняющееся в пределах 0 — U,„„, (фиг ° -За) преобразуется в АЦП 1 в параллель в 35 ный двоичный код А-=М, .И, где М вЂ” код старших п разрядов; ll — код младших и разрядов, причем ш = и и равны, например,4„

Если напряжение U >. изменяется

40 в таких пределах, что значение М == соп э, ALUI работает в режиме оцифровки младших разрядов. При этом по фронту каждого тактового импульса ,1 г (фиг.Зб) в запоминающий блок 2 записы- " вается очередное значение унитарного кода с выходов ЛЦП 1. Шифратор 3 преобразует унитарный код в двоичный (фиг.Зв), который через коммутатор 4.

r0 поступает в первый регистр 8, По фрон-"0 ту импульса фиг,Зг), поступающего на первый управляющий вход этого регистра 8, изменяется значение кора и (фиг.Зд) на первых выходах 15 преоб-, 5 разователя, Если напряжение Ьвхизменяется так, что значение М, например, увеличивается (уменьшается}, по фронту оче.редного тактового импульса (фиг,Зб) на выходах шифратора 3 появляется коц 1 1 1 1 (0000) (фиг. Зв), Дешифратор вырабатывает команду на перестройку фиг.3e), которая поступает на вход 26 блока 11 управления. По фронту импульса (фиг.Зг), поступающего на управляющий вхоц регистра Ы, код

1 1 на выходе младших разрядов преобразователя (фиг,Зд) принимает знач ение 1111(0000), Затем с выхода 31 блока 11 управления поступает импульс начальной установки (фиг.Зж) на установочные входы регистров 9 и 10, в результате чего на их выходах независимо от наличия сигналов на инфор.мационных входах устанавливаются коды

llll и 0000 соответственно (фиг.Зи), ЦЛП 5 и б преобразуют указанные коды 5 в опорные напряжения 1) = -- U u

onn 1 6 макс

U 0, которые поступают на первый и второй управляющие входы АЦП 1, обеспечивая,, таким образом, его работу в режиме оцифровки старших разрядов. Одновременно блок ll управления на втором выходе 28 вырабатывает сиг; нал на переключение коммутатора 4 (фиг„Зл). Далее блок 11 управления вырабатывает на первом выходе ?7 внеочередной тактовый импульс (фиг.Зб), по фронту которого в запоминающий блок 2 записывается новое значение М (1111 или 0000) унитарного кода старших разрядов с выходов АЦП 1.

Шифратор 3 преобразует унитарный код в двоичный (фиг,Зв), который поступает на дешифратор 7 и коммутатор 4„ Дешифратор 7 снимает команду на перестройку (фиг.Зе), а новое значение М кода старших разрядов через коммутатор 4 подается на информационные входы регистра 8 и сумматора 12, где к этому коду прибавляется единица, поступающая с шины 13. Код (М+1) подается на информационные входы регистра 9, Блок 11 управления вырабатывает импульс записи старших разрядов фиг,Зи), по фронту которого в регистры 9 и 10 записываются коды (М+1) и М соответственно, в результате чего на вторых выходах 16 преобразователя устанавливается код М старших разрядов. ЦАП 5 и 6 преобразуют коды (М+1) и М в соответствующие опорные напряжения U > 0 и 1) 0

an< - 6» оп 1 Вх которые подаются на первый и второй

I322476 4 я гера 21, который снимает сигнал переключения коммутатора 4 (фиг.Зл).

Таким ббразом, в режиме слежения выходной код преобразователя соответствует изменяющемуся входному нап5 е- ряжению ежетактно, при этом оцифровка старших разрядов происходит по специально организованному автоматному " циклу, расположенному в паузе между ов 10 тактовыми импульсами.

Кроме того, в режиме слежения за скачкообразно изменяющейся входной аналоговой величиной максимальная погуправляющие входы АЦП 1, обеспечива его работу в режиме оцифровки млад ших разрядов. Блок I I управления вы рабатывает импульс сопровождения (фиг.Зн) на третьем выходе 17 преоб разователя для оповещения потребит ля о факте смены кода старших разря дов, а также снимает сигнал на пере ключение коммутатора 4 (фиг.Зл), Процесс оцифровки старших разряд окончен. Очередной тактовый импульс (фиг.Зб) инициирует оцифровку младших разрядов.

Цепи установки элементов в исходное состояние условно не показаны. 15

Блок 11 управления (фиг,2) работает следующим образом.

Генератор 18 вырабатывает импульсы заданной частоты и cKBажности, которые через элемент HJIH 19 поступа- 20 ют на первый выход 27 в виде тактовых импульсов (фиг.Зб), а через первый элемент 22 задержки — на третий выход 29 .в виде импульсов записи кода младших разрядов в регистр 8 (фиг,Зг),25

Если на выход 26 блока ll приходит команда не перестройку в виде уровня логической единипы (фиг,3e), импульс с выхода элемента 22 задержки через элемент И 20 поступает на ЗР четвертый выход 30 в виде импульса начальной установки регистров 9 и 10 (фиг.Зж), Импульс с выхода элемента

И 20 поступает на 5-вход триггера

21, который формирует на втором выходе 28 сигнал на переключение коммутатора 4 (фиг ° Зл).

Импульс с выхода элемента И 20 через второй элемент 23 задержки и элемент ИЛИ 19 поступает на первый 40 выход 27 в виде внеочередного тактового импульса заштрихованный импульс (фиг.Зб). Спустя некоторое время, определяемое задержками срабатывания блоков 2,3 и 7 преобразователя, 45 команда на перестройку (фиг.3e) сни— мается, запрещая прохождение импульсов через элемент И 20.

Импульс с выхода элемента 23 задержки через третий элемент 24 задержки поступает на пятый выход 31 в виде импульса записи старших разрядов (фиг.Зи) и далее через четвертый элемент 25 задержки на шестой выход 32 и виде импульса сопвововпеииа (фиг.зи), Импульс с выхода элемента 25 задержки поступает также на R-вход тригрешность ее измерения не может превышать значения (n+1)-го разряда в течение одного периода тактовой час1готы, что, например, для ш = n = 4 составляет 61 U „,, тогда как у из— вестного преобразователя указанная погрешность может достигать 1003 П

Вкмркс в течение нескольких периодов тактовой частоты.

Ф о р м у л а и з о б р е т е н и я

Преобразователь информации, содержащий запоминающий блок, первый регистр, выходы которого являются первыми выходами преобразователя, коммутатор, первые выходы которого подключены к первым входам сумматора, выходы которого соединены с информационными входами второго регистра, выходы которого подключены к входам первого цифроаналогового преобразователя, блок управления, первый-четвертый выходы которого соединены с управляющими входами соответственно запоминающего блока, коммутатора, первого и второго регистров, о т л и ч а ю шийся тем, что, с целью повышения быстродействия и точности преобразования, в преобразователь введены аналого-цифровой преобразователь, шифратор, дешифратор, второй цифроаналоговый преобразователь, третий регистр и шина логической единицы, второй вход сумматора подключен к шине логической единицы, выходы запоминающего блока через шифратор соединены с входами дешифратора и. информационными входами коммутатора, вторые входы которого -. подключены к информационным входам первого регистра, выход дешифратора соединен с входами блока управления, пятый выход которого соединен с установочными входами второго и третье1322476 го регистров, информационные и уп=, равляющий входы третьего регистра подключены соответственно к первым выхо" дам коммутатора и четвертому выходу блока управления, выходы третьего регистра подключены к входам второго цифроаналогового преобразователя и являются вторыми выходами преобразователя, выходы первого и второго цифроаналоговых преобразователей со- 10 единены с одноименными управляющими входами аналого-цифрового преобразователя, информационный вход которого является входом преобразователя, выходы аналого-цифрового преобразова- 15 теля подключены к информационным входам запоминающего блока, шестой выход блока управления является третьим выходом преобразователя.

2. Преобразователь по п.l, о т — 20 л и ч а ю шийся тем, что блок управления выполнен на триггере, элементе И, элементе ИЛИ, элементах задержки и генераторе импульсов, выход которого подключен к первому входу элемента ИЛИ и через первый элемент задержки к первому входу элемента И, выход которого соединен с входом второго элемента задержки и

$-входом триггера, выход второго элемента задержки подключен к второму входу элемента ИЛИ и через соединенные последовательно третий и четвертый элементы задержки к R-входу триггера, второй вход элемента И является входом блока управления, выход элемента ИЛИ, прямой выход триггера, выходы первого и третьего элементов задержки, выход элемента И и выход четвертого элемента задержки являются соответственно первым-шестым входами блока управления.

4 322476 оооо

Составитель О.Ревинский

Техред А.Кравчук

Корректор С,Черни

Редактор И,Горная

Заказ 2878/55 Тираж 90l Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, москва, Ж-35, Раувская наб., д.4/5

Производственно-полиграфическое предприятие, r.ужгород, ул.Проектная,4