Компаратор

 

Изобретение может быть использовано в электроизмерительной и вычислительной технике. Цель изобретения - повыЬение чувствительности устройства . Компаратор содержит операционные усилители 1 и 5, источник 6 опорного напряжения, преобразователи 10 и 11 уровней, инверторы 12 и 13, элементы 2И-НЕ 12 и 13, RS-триггер 14 и резисторы 2,3,5и7.2ш1. Вход (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (51)4 С 05 В И(=- ° .-.-.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

И ABTOPCHOMY СВИДЕТЕЛЬСТВУ (2 1) 3981 644/ 24-2 1 (22) 29.11.85 (46) 23.07.87. Бюл. Ф 27 (7 1) Кишиневский политехнический институт им. С.Лазо (72) И.Ф.Клисторин, Ф.И.Жуганарь и А.В.Тютякин (53) 621.318(088.8) (56) Шило В.Л. Линейные интегральные схемы в радиоэлектронной аппаратуре.—

М.: Советское радио, 1979, с. 208.

Там же, с. 209, 210. (5 4) КОМПАРАТОР (57) Изобретение может быть использовано в электроизмерительной и вычислительной технике. Цель изобретения— повыЬение чувствительности устрой-. ства. Компаратор содержит операционные усилители 1 и 5, источник 6 опорного напряжения, преобразователи 10 и 11 уровней, инверторы 12 и 13, элементы

2И-НЕ 12 и 13, RS-триггер 14 и резисторы 2, 3, 5 и 7. 2 ил.

Rç, (Кз,+ R<) (1)

35 много меньше коэффициента ПОС первого . компаратора Д, вычисляемого по формуле

1 132540

Из бретение может быть использова. но"9 лектроизмерительной и вычисли1 тейь и технике. .".";Ц ль изобретения — повышение чув.) стви ельности компаратора при сохранейи высокой помехоустойчивости. - Н фиг. 1 представлена функциональ@ » ная схема предлагаемого компаратора; зга- фиг.2 — временные диаграммы напря- 1О жений в характерных точках.

Компаратор содержит первый операционный усилитель 1, первый 2 и второй 3 резисторы, второй операционный усилитель 4, третий резистор 5, источник 6 опорного напряжения, четвертый резистор 7, первый 8 и второй 9 преобразователи уровней, первый 10 и второй 11 логические инверторы, первый 12 и второй 13 логические элементы 2И-НЕ, RS"òðèããåð 14. г

Входом компаратора является инвертирующий вход первого операционного усилителя 1, который соединен C ин- 25 вертирующим входом второго операционного усилителя 4. Неинвертирующий вход первого операционного усилителя

1 через первый резистор 2 соединен с выходом источника опорного напряже- 30 ния 6, а через второй резистор 3 с выходом первого операционного усилителя 1, Неинвертирующий вход второго операционного усилителя 4 через третий резистор 5 соединен с выходом источника 6 опорного напряжения, а через четвертый резистор 7 — с выходом второго операционного усилителя

4. Выходы первого 1 и второго 4 опеI рационных усилителей соединены с вхо- 4п дами соответственно первого 8 и второго 9 преобразователей уровней, выходы которых соединены с входамь соответственно первого 10 и второго 11, логических инверторов, входы которьх соединены с первым входом первого 12 и с первым входом второго 13 логических элементов 2И-HE. При этом второй вход первого логического элемента

2И-НЕ соединен с выходом второго пре- 5 образователя 9 уровней, а второй вход второго логического элемента 2И-НЕ

13 — с выходом первого преобразователя 8 уровней, Выходы первого 12 и второго 13 логических элементов 2И-НЕ соединены соответственно с S u R входами RS-триггера 14, прямой выход которого является выходом компаратора..

0 2

На фиг.2 У - опорное напряжение на выходах соответственно первого 1 и второго 4 операционных усилителей, U u U — напряжения на выходах

4 5 соответственно первого 8 и второго 9 преобразователей уровней, U и 07 напряжения на выходах соответственно первого 10 и второго 11 логических инверторов, U8 и U> — напряжения на выходах соответственно первого 12 и второго 13 логических элементов

2И-НЕ, У„ напряжение на прямом выходе RS-триггера 14.

Компаратор работает следующим образом.

Основу схемы составляют два компаратора с положительной обратной связью (ПОС): первый компаратор, состоящий из первого операционного усилителя 1, первого и второго резисторов 2 и Э и первого преобразователя

8 уровней, и второй компаратор, состоящий из второго 4 операционного усилителя, третьего 5 и четвертого 7 .резисторов и второго преобразователя

9 уровней.

Сопротивления R,, R<, R u R соответственно первого 2, второго 3, третьего 5 и четвертого 7 резисторов выбраны таким образом, что коэффициент ПОС второго компаратора р, который вычисляется по формуле

P„= К„/(R„ + К ), (2)

В связи с этим второй компаратор имеет более высокую чувствительность, чем первый компаратор, но меньшую помехоустойчивость из-эа малого коэффициента ПОС.

На практике уровень помех часто ,меняется, как, например, представлено на фиг.2. На ней в течение промежутка времени 4С„ (С„ = й, - t ) размах напряжения помехи Пр„ меньше по абсолютной величине чем разность и U H — соответственно верхнего и

2 нижнего пороговых напряжений второго компаратора, которые опредеЛяются выражениями: " Р (3) (4) где U+ U — соответственно положительное и отрицательное напряжения насыщения операционных усилителей.

В течение промежутка времени

5t> (dt2= t 2 — й,) значение Up по абсолютной величине больше, чем разность U пь, и Uè í но меньше, чем

Пн2 5 разность У пь и Бп„ соответственно

1 1 верхнего и нижнего пороговых напряжений первого компаратора, которые определяются выражениями:

U„, =U +UP, (5) 10

13254 пн, 1.1о + П A ° (6)

В связи с вышесказанным в течение промежутка времени происходит устойчивое переключение обоих компараторов. В течение промежутка времени при переходе входного напряжения через опорный уровень U происходят неустойчивые колебания выходного напряжения второго компаратора между значениями U+ и U в зависимости от мгновенного значения напряжения помехи. Первый компаратор переключается по-прежнему устойчиво. Вышесказанное отражено на временных диаграммах на- 25 пряжений У2 и U> на фиг.2.

Первый 8 и второй 9 преобразователи уровней предназначены для ограничения напряжений 0 и U до уровней соответственно логической единицы и логического нуля, необходимых для нормальной работы структурных элементов 10-14.

Работа цифровой части компаратора, которая состоит из логических инверторов 10 и 1 1, логических элементов

2И-НЕ 12 и 13, триггера 14, поясня.ется временными диаграммами напряжений U<-П ц, приведенными на фиг.2.

При этом необходимо отметить, что

RS-триггер 14 является асинхронным, управляемым по входам R u S напряжением логического нуля. Очевидно, при поступлении пачки импульсов на один из входов RS-триггера 14 и при 45 напряжении логической единицы на его другом входе RS-триггер 14 реагирует на первый перепад напряжения из единичного в нулевое значение на первом из упомянутых входов, и последующие перепады напряжения на этом входе уже не изменяют состояние RS-триггера

14. Следовательно, колебания напряжения на выходе второго операционного усилителя 4 в течение промежутка 55 времени !it не влияют на устойчи2 вость срабатывания RS-триггера 14.

Таким образом, происходит устойчивое срабатывание компаратора с чув00 ствительностью, обеспечиваемой значением коэффициента ПОС р в обоих следующих случаях: при значении Брп, меньшем по абсолютному значению, чем разность Упь, и Ппн (промежуток вре2 мени gt,, н течение которого при наличии одного только первого компаратора происходило бы значительное снижение чувствительности из-за большого значения р,, что имеет место в известном компараторе); при значении

U большем по абсолютному значению, чем Разность U s и Urrrr2, но меньпь шем, чем разность У„ь и Unrr (про1 "1 межуток времени ht1, в течение которого второй компаратор срабатывает неустойчиво из-за помех).

Формула изобретения

Компаратор, содержащий первый операционный усилитель, инвертирующий вход которого является входом компаратора, а неинвертирующий вход через первый резистор соединен с выходом источника опорного напряжения и через второй резистор — с выходом первого операционного усилителя, который соединен также с входом первого преобразователя уровней, о т л и ч а юшийся тем, что, с целью повышения чувствительности при сохранении высокой помехоустойчивости, в него введены второй операционный усилитель, третий и четвертый резисторы, второй преобразователь уровней, первый и второй логические инверторы, первый и второй логические элементы

2И-НЕ и RS-триггер, прямой выход ко" торого является выходом компаратора, S-вход RS-триггера соединен с выходом первого логического элемента 2И-НЕ, первый вход которого соединен с выходом первого логического инвертора, а второй вход — с выходом второго преобразователя уровней, R-вход RSтриггера соединен с выхсдом второго логического элемента 2И-НЕ, первый вход которого соединен с выходом второго логического инвертора, а второй вход — с выходом первого преобразователя уровней, входы первого и второго логических инверторов соединены соответственно с выходами первого и второго преобразователей уровней, вход второго преобразователя уровней соединен с выходом второго or.åðàöèoííoãî усилителя, инвертирующий вход которо-, 5 1325400 6

;го соединен с входом компаватола, а опорного напряжения и через четвертый неинвертирующий вход через третий ре -резистор — с выходом второго операцизистор соединен с выходом источника онного усилителя.

1 о

Ц

О

Составитель Б. Веремейкин

Техред Л.Сердюкова

Редактор Е.Папп

Корректор А.Зимокооов

Заказ 310б/41 Тираж 8б3 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 г

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4