Буферное запоминающее устройство
Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств каналов и устройств обмена. Целью изобретения является повышение быстродействия устройства . Устройство содержит накопитель 1, счётчик 2 адресов, блок 3 сравнения, счетчик 6 адресов, элемент И-ИЛИ 7, элемент И 8 и одновибратор 9. Поставленная цель достигается тем, что в устройстве между - адресным счетчиком и накопителем отсутствуют элементы, вносящие дополни тельные задержки. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (192 (112 (512 4 G 11 С 19/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н д BTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21). 3977769/24-24 (22) 19.11.85 (46) 23.07.87. Бюл. №- 27 (72) В.Е.Галкин (53) 681.327.6(088.8) (56) Авторское свидетельство СССР №. 1176382, кл. С 11 С 19/00,- 1983.
Авторское свидетельство СССР
¹ 822293, кл. G ll С 17/00, 1979. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть испольэовано при построении буферных запоминающих устройств каналов и устройств обмена. Целью изобретения является повьнпение быстродействия устройства. Устройство содержит накопитель 1, счетчик 2 адресов, блок 3 сравнения, счетчик 6 адресов, эле" мент И-ИЛИ 7, элемент И 8 и одновибратор 9. Поставленная цель достигается тем, что в устройстве между
-адресным счетчиком и накопителем отсутствуют элементы, вносящие дополни тельные задержки. 1 ил, 5565
2 рез элемент И-ИЛИ 7 поступают на тактовый вход счетчика 6. Информация по соответствующим адресам, формируемым
5 счетчиком 6, из накопителя 1 поступает на вход 12 устройства.
Выходы счетчиков 2 и 6 адресов сравниваются блоком 3 сравнения. Выходы блока 3 сравнения (меньше, равно, больше) могут анализироваться соответствующими специальными устройствами контроля и обработки для принятия решения при сбоях или неисправностях.
Ф о р м у л а и з о б р е т е н и я
Составитель С.Шустенко
Техред А. Кравчук Корректор Л, Пилипенко
Редактор Н.Лазаренко
Заказ 3116/49
Тираж 589 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, И-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
132
Изобретение относится к вычислительной технике и может быть испольЗовано при построении буферных запоминающих устройств каналов и устройств обмена.
Целью изобретения является повышение быстродействия устройства.
На чертеже приведена структурная схема предлагаемого устройства.
Устройство содержит накопитель 1, счетчик 2 адресов, блок 3 сравнения, вход 4 записи, вход 5 чтения, счетчик б адресов, элемент И-ИЛИ 7, элемент И 8, одновибратор 9, тактовый вход 10, информационные выходы 11 и информационные входы 12.
Устройство работает следующим образом.
Перед началом записи информации счетчики 2 и б адресов устанавливаются в исходное состояние (цепи установки в исходное состояние перед режимом записи не показаны).
При выполнении режима записи (на-, личие сигнала на входе 4 записи) импульсы записи с тактового входа 10 устройства через элементы И 8 и ИИЛИ 7 поступают на тактовые входы счетчиков 2 и 6 адресов. Информация, поступающая на информационные выхо. ды 11 устройства, записывается в накопитель 1 по адресам, формируемым счетчиком 6 адреса. Счетчики 2 и б адресов как во время записи, так и по окончании имеют одинаковое значение. По спаду сигнала записи на входе 4 записи одновибратор 9 вырабатывает импульс установки в исходное состояние счетчика 6.
Таким образом, перед режимом чтения счетчик б адресов обнулен, а счетчик 2 адресов показывает количество использованных адресов при записи.
В режиме чтения (наличие сигнала на входе 5 чтения ) импульсы чтения с тактового входа 10 устройства че20
Буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого являются соответствующими входами и выходами ус гройства, первый и второй счетчики адресов, элемент И-ИЛИ, блок сравнения, первый вход которого подключен к выходу первого счетчика адресов, выход второго счетчика адресов подключен к адресному входу накопителя, выход блока сравнения является выходом сигнала останова устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит одновибратор и элемент И, первый вход которого является тактовым входом устройства и подключен к первому входу элемента И-ИЛИ, второй вход которого является входом записи устройства и подключен к второму входу элемента
И н входу установки второго счетчика адресов, счетный вход которого подключен к выходу элемента И-ИЛИ, третий вход которого является входом чтения устройства, второй вход блока сравнения подключен к выходу второго счетчика адресов, выход элемента И подключен к счетному входу первого счетчика адресов.
