Цифровой фильтр псевдослучайной последовательности импульсов

 

Изобретение относится к радиотехнике и обеспечивает повышение точности фильтрации. Устройство содержит ранговый фильтр 1, накопительный фильтр 2, блок 3 синхронизации , блок 4 обнаружения импульсов, блок 5 стабилизации фазы, блок 6 блокировки . 2 ил. Г рш V а г М г L Г 71 § ел Фиг.1 I1А

СО(ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51) 4 Н 03 Н 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЙ "

К Д BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4026565/24-09 (22) 21.02,86 (46) 23.07.87.Бюл. 1(» 27 (72) Г.Н.Прохладин (53) 621.372 (088.8) (56) Гильбо E.П.,Челпанов И.Б.

Обработка сигналов на основе упорядоченного выбора. — М.: Советское радио, 1976, с.253, рис.6.3. (54) ЦИФРОВОЙ ФИЛЬТР ПСЕВДОСЛУЧАЙНОЙ

ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение относится к радиотехнике и обеспечивает повышение точности фильтрации. Устройство содержит ранговый фильтр 1, накопительный фильтр 2, блок 3 синхронизации, блок 4 обнаружения импульсов, блок 5 стабилизации фазы, блок 6 блокировки. 2 ил.

1325665

Из первого регистра 11 информация в параллельном коде поступает на вход блока 15 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, на другой вход которого поступа" ет код из блока 13 памяти. Результат логического преобразования в блоке

15 суммируется в сумматоре 14 и переписывается во второй регистр 12. При

I равенстве кодов, поступающих на входы блока 15, на его выходе появится максимальнсе значение единиц, которые, суммируясь в сумматоре 14 перепинутся во второй регистр 12.

При этом будет максимальное значение свертки входного сигнала в прямом коде. Если из первого регистра 11 поступит код, обратный коду блока 13 памяти,то на выходах блока 15 появится максимум нулей, которые суммируются в сумматоре 14 как минус единица, и переттишутся во второй регистр !

2 в дополнительном коде, т.е. мак40

Изобретение относится к радиотехнике и может быть использовано для филь трации псевдослучайной последо вательности импульсов нестабильной длительности.

Цель изобретения — повышение точности фильтрации.

На фиг.l представлена электрическая .структурная схема цифрового фильтра псевдослучайной последовательности импульсов; на фиг.2 — временные диаграммы, поясняющие его работу.

Цифровой фильтр псевдослучайной последовательности импульсов (фиг.l) содержит ранговый фильтр 1, накопительный фильтр 2, блок 3 синхронизации, блок 4 обнаружения импульсов, блок 5 стабилизации фазы, блок 6 блокировки.

Ранговый фильтр 1 содержит демодулятор 7, делитель 8 частоты на три, три 0-триггера 9, мажоритарный элемент 10.

Накопительный фильтр 2 содержит первый 11 и второй 12 регистры, блок

13 памяти, сумматор 14, блок 15 элементов ИСКЛИЧАИЩЕЕ ИЛИ. Блок 4 обнаружения импульсов содержит элемент

И 16, формирователь 17 импульсов.

Блок 5 стабилизации фазы содержит делитель 18 частоты на три,элемент

И 1 9. Блок 6 блокировки содержит счетчик 20, элемент НŠ— И 21, формирователь 22.импульсов.

Цифровой фильтр псевдослучайной последовательности импульсов работает следующим образом.

Из сигнала тактовой частоты, поступающего с выхода блока 3 синхронизации (фиг.2,а), в делителе 8 на три и демодуляторе 7 формируются три сдвинутые oTHocHTeJIE>Ho друг друга последовательности импульсов (фиг.2 б,в,г), по которым производится запись входного сигнала (фиг.2 д) в D-триггеры 9 (фиг.2 е,ж,з). Записанные значения поступают на входы мажоритарного элемента 10 и результирующее значение(фиг.2, и) подается на вход накопительного фильтра 2 и блока 4 обнаружения импульсов. Если сигнал на выходе мажоритарного элемента 10 соответствует уровню лотического нуля, то он переписывается тактовыми импульсами, получаемыми путем деления частоты сигнала блока

3 синхронизации на три в делителе

1О

18 и дешифрации его элементом V. 1 9 в блоке 5 стабилизации фазы, в первый регистр ll. Если сигнал на выходе мажоритарного элемента 10 соответствует уровню логической единицы, то при условии, что блок 6 выдает разрешающий уровень на второй вход элемента И 16, в блоке 4 формируется импульс обнуления (фиг.2 к), который устанавливает делитель 18 на три в исходное состояние, при этом на входе элемента И 19 появляется разрешающий уровень логической единицы и следующий импульс из блока 3 синхронизации (рис.2а) поступает на тактовый вход первого регистра 11. В результате в блоке 5 формируется тактовая частота (фиг.2 л), которая последовательно переписывает входную информацию в первый регистр II (Аиг.2 м). При этом обеспечивается постоянная временная привязка импульсной последовательности на входе первого регистра 11 с тактовыми импульсами до его заполнения и таким образом восстанавливается истинная дпительность каждой импульсной посылки. От импульса обнуления (фиг.2 к) обнуляется счетчик 20, который выдает запрещающий уровень логического нуля в блок 4 и разрешающий уровень логической единицы для считывания тактовой частоты (фиг.2 л) до своего заполнения. Количество считанных импульсов равно числу разрядов первого регистра 11., 1325665 симальное значение свертки будет в дополнительном коде. При этом в элементе НЕ-И 2! и формирователе 22 импульсов от очередного тактового импульса иэ блока 3 синхронизации сформируется импульс, который устанавливает счетчик 20 в состояние, при котором на вход элемента И 16 поступает разрешающий уровень, а сам счетчик 20 прекращает подсчет входных импульсов. формула изобретения

Цифровой фильтр псевдослучайной последовательности импульсов, соцержащий последовательно соединенные ранговый и накопительный фильтры, а также блок синхронизации, при этом ранговый фильтр содержит мажоритарный элемент, выход которого является выходом рангового. фильтра, о т л ич а ю шийся тем, что, с целью повышения точности фильтрации дополнительно введены последовательно соединенные блок обнаружения импульсов, первый вход которого соединен с выходом рангового фильтра, блок стабилизации фазы, второй вход которого соединен с выходом блока синхронизации, и блок блокировки, первый вход которого объединен с вторым входом накопитепьного фильтра, а выход соединен с вторым входом блока обнаружения импульсов, при этом в ранговый:фильтр введены последовательно соединенные делитель частоты на три и демодулятор, второй вход которого объединен с входом делителя на три, является входом синхронизации рангового фильтра и соединен с выходом блока синхронизации, и три

D-триггера, С-входы которых соединены с соответствующими выходами демодулятора, D-входы которых объединены и являются сигнальным входом рангового фильтра, а прямые выходы которых соединены с соответствующи5

45 ми входами мажоритарного элемента, блок обнаружения импульсов содержит последовательно соединенные элемент И первый и второй входы которого являются первым и вторым входами блока обнаружения импульсов, и формирователь импульсов, выход которого является выходом блока обнаружения импульсов, блок стабилизации фаэы содержит последовательно соединенные делитель частоты на три, первый и второй входы которого являются первым и вторым входами блока стабилизации фазы, и элемент И, второй вход которого объединен с вторым Входом делителя на три, а выход является выходом блока стабилизации фазы, накопительный фильтр содержит последо- вательно соединенные первый регистр, первый и второй входы которого являются первым и вторым входами накопительного фильтра, блок элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом блока памяти, а выход является первым выходом накопительного фильтра, сумматор и второй регистр, второй вход которого объединен с вторым входом первого регистра, а выход является вторым выходом накопительного фильтра, а блок блокировки содержит последовательно соединенные элемент НЕ-И, первый вход которого является вторым входом блока блокировки, соединенного с пер" вым выходом накопительного фильтра, а второй вход является третьим входом блока блокировки, соединенного с выходом блока синхронизации, формирователь импульсов и счетчик, второй вход которого является первым входом блока блокировки, третий вход является четвертым входом блока блокировки, соединенного с выходом блока обнаружения импульсов, а четвертый вход объединен с выходом счетчика и выходом блока блокировки и соединен с вторым входом блока обнаружения импульсов.

0 б

В г

6 е

0

К

Составитель Э.Борисов

Редактор Г.Гербер Техред А. Кравчук Корректор Л.Пилипенко

Заказ 3123/54 Тираж 901 ПОдписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r Ужгород, ул. Проектная, 4