Устройство для контроля хода программы

 

Изобретение относится к вычисли тельной технике, является усовершенствованием изобретения по а.с,- № 1211735, и может быть использовано в цифровых вычислительных машинах для контроля за ходом выполнения CnrpoS адреса J6 N)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51) 4 G 06 F 11/26

OllHCAHHE ИЗОБРЕтениЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (61) 1211735 (21) 4018719/24-24 (22) 10.02.86 (46) 07.08.87. Бюл. №- 29 (72) Ю.В. Крюков, И.В. Комарова и А.В. Боборыкин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 1211735, кл. G 06 F 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ХОДА

ПР ОГРАМИЫ (57) Изобретение относится к вычислительной технике, является усовершенствованием изобретения по а,с. № 1211735, и может быть использовано в цифровых вычислительных машинах для контроля за ходом выполнения

1328819 программы. Целью изобретения является повышение быстродействия. Устройство содержит счетчик 1, генератор 2 импульсов, группу 3 элементов И, дешифратор 4, блок 5 памяти, триггер 6 записи, формирователь 7 импульсов, элемент 8 задержки, элемент И 9, элемент ИЛИ 10, триггер 11 маски, блок

Изобретение относится к вычислительной технике, может использоваться в цифровых вычислительных машинах

l (ЦАМ) для контроля за ходом выполнения программ и является усовершенст- В вованием устройства по авт.св.

И - 1211735.

Цель изобретения — повышение быстродействия центрального процессора

ЦВМ за счет уменьшения непроизводительных затрат машинного времени при аппаратной блокировке выдачи сигнала Сбой" во время записи по определенным адресам.

Сущность изобретения состоит в том, что предлагаемое устройство выявляет все несанкционированные повторные обращения к ячейкам памяти в режиме "Запись" во всем адресном йространстве ЦВМ, кроме областей памяти.ЦАМ, обращения к которым необходимы только в режиме "Запись".

На чертеже изображена структурная схема устройства для контроля хода 2б программы.

Устройство содержит счетчик 1, генератор 2 импульсов, группу элементов

И 3„ дешифратор 4, блок 5 памяти триггер 6 записи, формирователь 7 импульсов, элемент 8 задержки, элемент И 9, элемент ИЛИ 10, триггер

11 маски, блок 12 постоянной памяти и мультиплексор 13, шины данных

14, адреса 15, управляющие линии

"Строб адреса" 16 и "Запись"/"Чте ° ние" 17.

Группы адресных входов блока 5 памяти, дешифратора 4, блок 12 и группа управляющих входов мультиплексора 13 соединены с адресной шиной 15.

Группа информационных входов счетчика 1, информационный вход триггера

12 постоянной памяти, мультиплексор

13. Устройство выявляет все несанкционированные повторные обращения к ячейкам памяти в режиме "Запись" во всем адресном пространстве ЦВМ, кроме областей памяти ЦВМ, обращения к которым необходимы только в режиме "Запись". 1 ил.

11 маски и выходы группы элементов

И 3 соединены с шиной 14 данных.

Управляющие входы дешифратора 4 соединены соответственно с линией

"Строб адреса" 16 и с линией "Запись"/

"Чтение" 17, выходы дешифратора соединены соответственно с управляющими входами группы элементов И 3, с управляющим входом счетчика 1, счетный вход которого подключен к выходу генератора 2 импульсов и с синхронизирующим входом триггера 11 МВсКН.

Группа информационных выходов счетчика 1 соединена с первыми входами группы элементов И 3.

Первый вход элемента И 9 и информационный вход блока 5 памяти соединены с линией "Запись"/"Чтение" 17, управ— ляющий вход "Запись"/"Чтение" блока

5 памяти подключен к инверсному выходу триггера 6 записи, С-вход которого соединен с линией "Строб адреса" 16, на D-вход которого подано постоянное напряжение, прямой выход триггера

6 записи подключен через элемент 8 задержки к его R-входу и через формирователь 7 импульсов к управляющему входу "Выборка кристалла" блока 5 памяти, выход которого соединен с вторым входом элемента И 9, третий вход которого подключен к выходу триггера

11 маски, выход элемента И 9 и выход переполнения счетчика 1 подключены к входам элемента ИЛИ 10, выход которого является выходом устройства, управляющий вход "Выбор кристалла" блока 12 подключен к линии "Строб адреса" 16, группа информационных выходов блока 12 соединена с группой информационных входов мультиплексора

13, выход которого подключен к четвертому входу элемента И 9., 1328819

Устройство работает следующим образом.

В начале работы ЦВМ в программе установки устройства контроля в исходное состояние обнуляется содержимое блока памяти 5 простым перебиранием всех адресов ЦВИ в режиме "Чтение".

В блоке 12 прошита следующая информация: по всем адресам ЦВМ, позволяющим производить обращения как по записи, так и по чтению, находится логическая "1", по тем адресам ЦВМ, обращения к которым необходимы про- . грамме только по записи, находится логический "0". 15

Во время работы программ пользователя возможны случайные повторные записи информации в ячейки памяти, приводящие к затиранию информации, записанной в предыдущих актах записи.20

Устройство контроля проверяет при обращении к ячейке в режиме записи, считывалась ли информация, хранимая в данный момент в этой ячейке, за весь период ее хранения. Если считы- 2э вание не производилось и в блоке 12 по адресу этой ячейки находится логическая " 1", то устройством выдается сигнал ошибки. Если по адресу ячейки в блоке 12 записан логический "0", 30 то выдача сигнала ошибки заблокирова— на, так как по этому адресу требуются обращения только в режиме "Запись" и чтение по этому адресу может не проводиться. 35

Повторная запись в ячейку без счи— тывания может возникнуть при зацикливании, когда на участке программ, на котором происходит зацикливание, есть хотя бы одна команда записи в какую- 40 либо ячейку памяти и отсутствует команда чтения из этой же ячейки, тогда при каждом прохождении цикла в эту ячейку проводится запись без считывания, при сбоях, нарушающих ход выпол-45 кения программ, в результате чего могут не выполняться некоторые команды считывания в каких-либо ячейках памя- ти, тогда при обращении к этим ячейкам в режиме записи выдается сигнал 0 ошибки. При отладке программы повторная запись возникает при неправильной адресации к ячейкам памяти, вызванной ошибками в программе.

При обращении к любой ячейке памяти ЦВМ в блок 5 памяти записывается в каком режиме (записи или чтения) происходит обмен информацией. Блок

5 памяти хранит N бит информации, где

N — количество ячеек памяти в ЦВИ.

Каждой ячейке памяти соответствует один бит информации блока 5 памяти.

Бит = О, если последнее обращение к данной ячейке было в режиме чтения, 1, если проводят запись.

При обращении к какой-либо ячейке памяти ЦВМ устанавливает адрес на магистрали, сигнал на линии 16 "Выдача адреса подтверждает выдачу адреса на магистрали и устанавливает триггер

6 в единичное состояние. На входе

"Чтение"/"Запись" блока 5 памяти устанавливается уровень логическии "0" (режим "Чтение" ).

Из положительного фронта на выходе триггера 6 формирователь импульсов вырабатывает сигнал "Выбор кристалла" для блока 5 памяти. Происходит считывание бита, соответствующего ячейке, к которой обращается ЦВМ. При этом возможны следующие случаи. ЦВИ обращается по данному адресу в режиме

"Чтение", тогда логический "0" на ли— нии 17 "Запись"/"Чтение" блокирует

I сигнал на выходе элемента И 9 независимо от считанного содержимого бита блока 5 памяти.

В другом случае при обращении к данной ячейке в режиме "Запись" сигнал ошибки с выхода элемента И формируется в зависимости от того, в каком режиме (" Запись" или "Чтение" ) было предыдущее обращение по данному адресу и какая информация записана в блок

12 по данному адресу. Наличие на выходе мультиплексора 13 логического

"0" заблокирует выдачу сигнала "Сбой" независимо от уровня сигнала, сформированного на выходе блока 5 памяти.

Блок 12 постоянной памяти хранит

N бит информации, где N — количество ячеек в адресном пространстве ЦВМ.

Каждой ячейке соответствует один бит информации блока 12.

1, если по данному адресу

Бит = необходимы обращения по записи и по чтению, О, если необходимы обращения только по записи.

Наличие мультиплексора 13 на выходе блока 12 позволяет сократить объем блока постоянной памяти в I раз, где

I — количество информационных выходов блока 12. Так как промышпенностью выпускаются блоки постоянной памяти

1328819

Составитель Сигалов

Редактор Н. Гунько Техред И.Попович

Корректор Л.Пилипенко

Заказ 3489/51 Тираж 672

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 с I/i, то без мультиплексора на выходе пришлось бы использовать блок памяти объемом NxI бит, при этом

Nx(I-1) бит блока постоянной памяти были бы не задействованы, На управляющие входы мультиплексо" ра 13 заводится М младших разрядов адреса, где М = 1о8 Т, Остальные адресные разряды (без М младших) за-, ведены на адресные входы блока 12.

Через время ь, определенное элементом 8 задержки, триггер 6 перекидывается обратно в нулевое состояние.

На входе "Запись"/"Чтение" блока 15 памяти устанавливается логическая "1" (режим "Запись" ).

Из отрицательного фронта на выходе триггера 6 формирователь 7 формирует следующий импульс "Выборка кристалла" и в соответствующий бит блока 5 памяти записывается "0", если обращение по данному адресу было в режиме "Чтение", или "1", если в режиме "Запись"

Сигнал "Сбой", выдаваемый устройством, может быть программно замаскирован триггером 11 маски. Для этого триггер 11 маски имеет свой фиксированный адрес на магистрали ЦВМ, обнаружив этот адрес на магистрали, дешифратор 4 стробирует триггер 11 маски, записывая в него "0" или "1" с .шины 14 данных, с которой один разряд заведен на вход триггера 11.

Если при зацикливании не происходит повторная запись без считывания, тогда зацикливание выявляют следующим образом.

Перед началом выполнения программы в счетчик 1 с шины 14 данных по сигналу с дешифратора 4 заносится дополнительный код максимально допустимого времени выполнения программ. Импульсы с генератора 2 временных меток поступают на счетный вход счетчика 1, увеличивают его содержимое. При переполнении счетчика сигнал с выхода переполнения поступает на выход устройства, сигнализируя об ошибке.

i0 В мультипрограммном режиме в случае прерывания выполняемой программы текущее значение времени ее выполнения считывается со счетчика 1 через группу элементов И 3 и сохраняется

15 в стеке ЦВМ. После повторной постановки прерванной программы на счет, в счетчике t восстанавливается текущее состояние времени выполнения программы из стека ЦВМ, тем самым обес20 печивается правильное функционирование счетчика 1 в мультипрограммном режиме работы ЦВМ.

Формула и з о б р е т е н и я

Устройство для контроля хода программы по авт.св„ ¹ 1211735, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в уст30 ройство введены блок постоянной памяти и мультиплексор, причем адресный вход устройства соединен с адресным входом блока постоянной памяти и управляющими входами мультиплексора, 35 вход строба адреса устройства соединен с входом обращения блока постоянной памяти, выход которого соединен с информационным входом мультиплексора выход мультиплексора соединен с i0 четвертым входом элемента И.

Устройство для контроля хода программы Устройство для контроля хода программы Устройство для контроля хода программы Устройство для контроля хода программы 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля логических блоков

Изобретение относится к области вычислительной техники и может быть использовано для контроля дискретных устройств, работающих с информацией, представленной в виде кодовых комбинаций (КК)

Изобретение относится к технике автоматического контроля логических узлов и может быть использовайо в автоматизированных системах контроля логических узлов цифровых систем

Изобретение относится к вычислительной технике и предназначено для автоматизированного контроля логических элементов, в том числе интеграль ных микросхем и печатных плат с логи ческими элементами

Изобретение относится к технике построения линейньпс в поле вычетов по модулю два цифровых фильтров и может быть использовано в дискретных динамических системах автоматического регулирования, управления, фильтрации, кодирования и декодирования информации, работа которых описывается системой линейных разностных уравнений

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при тестовой диагностике

Изобретение относится к технике :встроенного автоматизированного контроля и может быть использовано для контроля различных цифровых блоков

Изобретение относится к вычислительной технике и может быть исполь/J зовано для обмена информацией между источником (получателем) информации и устройствами обработки

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и отладки тест-программы

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля выполнения программ в цифровых вычист литвльных машинах

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использовано в автоматизированных комплексах отладки и ремонта цифровых устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля работоспособности цифровых блоков и схем, поиска и локализации в них неисправностей как в процессе регулировки, так и в процессе эксплуатации

Изобретение относится к системам управления телевидением и радиовещанием

Изобретение относится к цифровой вычислительной технике и может быть использовано в автоматизированных системах для контроля ЭВМ

Изобретение относится к области электрорадиотехники и может быть использовано для проверки функционирования DVD плеера

Изобретение относится к способу и системе отладки многоядерной системы с возможностями синхронной остановки и синхронного возобновления

Изобретение относится к области автоматики и цифровой вычислительной техники

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования микросхем оперативной памяти во всех отраслях микроэлектроники и радиотехники

Изобретение относится к средствам построения модели состояния технического объекта
Наверх