Устройство для деления

 

Изобретение относится к вычислительной технике и может быть использовано для быстрого вычисления частного двух чисел. Целью изобретения является повьш1ение быстродействия устройства. Цель достигается за счет того, что устройство содержит в k-M столбце (k - четное) т-й строки матрицы (2im n-2) вычитатель, вход вычитаемого которого соединен с выходом умножителя этого же столбца и этой же строки, а вход уменьшаемого для m 3 соединен с выходом сумматора (т-1)-й строки (k+ +1)-го столбца, вход уменьшаемого вычитателя второй строки и k-ro столбца (k - четное) соединен с выходом вычитателя (k+l)-ro столбца первой строки, выход вычитателя т-й строки и k-ro столбца (k - четное) соединен с вторым входом сумматора (т+1)-й строки (k-l)-ro столбца,первый вход сумматора т-й строки второго столбца для m 3 соединен с выходомсумматора первого столбца (ш- -1)-й строки и с вторыми входами умножителей четных столбцов т-й строки , второй вход этого же сумматора соединен с выходом вычитателя (т-1)-й строки этого же столбца, а выход этого сумматора соединен с вторым входом умножителя (т+1)-й строки первого столбца, первый вход сумматора второй строки второго столбца соединен с выходом вычитателя первой строки первого столбца и вторыми входами умножителей четных столбцов второй строки, второй вход этого сумматора соединен с вторым входом группы входов делителя устройства, а его выход соединен с вторым входом умножителя первого столбца тр етьей, строки, выходы сумматоров четных строк первого столбца соединены с соответствующими входами блока преобразования избыточного кода. 5 ил, 1 табл. i (Л СР 00 ю со 1С

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (5i)4 G 06 F 7 52

eCeelei354%

64 E.Î ГЕУ.

ТЕФма0СУ,% 1ВЛМОТЕ1, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3867061/24-24 (22) 05.03.85 (46) 23.08.87. Бюл. 9 31 (71) Минский радиотехнический институт (72) А.И. Нозик и А.А.Шостак (53) 681.325(088.8) (56) Карцев М.А. Арифметика цифровых машин. — M.: Наука, 1969, с. 492496, рис. 5-1.

Папернов А.А. Логические основы

ЦВТ. — M.: Советское радио, 1972, с, 225-239, рис. 1, рис. 3.

Авторское свидетельство СССР

Ф 1231498, кл. G 06 F 7/52, 1984. (54) УСТРОЙСТВО ДЛЯ ДЕЖНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано для быстрого вычисления частного двух чисел. Целью изобретения является повышение быстродействия устройства. Цель достигается за счет того, что устройство содержит в k-м столбце (k — четное) m-й строки матрицы (2 <ш <и-2) вычитатель, вход вычитаемого которого соединен с выходом умножителя этого же столбца и этой же строки, а вход уменьшаемого для ш 3 соединен с выходом сумматора (m-1)-й строки (k+

+1)-го столбца, вход уменьшаемого

ÄÄSUÄÄ 1332312 А1 вычитателя второй строки и k-го столбца (k — четное) соединен с выходом вычитателя (k+1)-го столбца первой строки, выход вычитателя m-й строки и k-го столбца (k — четное) соединен с вторым входом сумматора (m+1)-й строки (k-1)-ro столбца,первый вход сумматора m-й строки второго столбца для ш > 3 соединен с выходом. сумматора первого столбца (m-1)-й строки и с вторыми входами умножителей четных столбцов m-й строки, второй вход этого же сумматора соединен с выходом вычитателя (m-1)-й строки этого же столбца, а выход этого сумматора соединен с вторым входом умножителя (m+1)-й строки первого столбца, первый вход сумматора второй строки второго столбца соединен с выходом вычитателя первой строки первого столбца и вторыми входами умножителей четных столбцов второй строки, второй вход этого сумматора соединен с вторым входом группы входов делителя устройства, а его выход соединен -c вторым входом умножителя первого столбца третьей строки, выходы сумматоров четных строк первого столбца соединены с соответствующими входами блока преобразования избыточного кода. 5 ил, 1 табл.

1 13323

Изобретение относится к вычислительной технике и может быть использовано для быстрого выполнения операции деления.

Цель изобретения — повьппение бы- > стродействия устройства.

На фиг. 1 приведена структурная схема устройства для деления; на фиг. 2-4 - функциональные схемы со1О ответственно умножителя, сумматора и вычитателя; на фиг. 5 — структурная схема блока преобразования избыточного кода.

Устройство содержит двадцать один умножитель 1, семнадцать сумматоров

2, тринадцать вычитателей 3, объединенных в треугольную матрицу седьмого порядка, блок 4 преобразования избыточного кода, причем j-я строка матрицы (2 < j (7) имеет 8-j столбцов

20 и содержит в каждом столбце умножитель 1, во втором и в каждом нечетном столбце — сумматор 2, в каждом четном столбце — вычитатель 3, первая строка матрицы имеет семь столбцов и содержит в каждом нечетном столбце вычитатель 3, причем первый вхоц умножителей 1 k-го столбца (1 -

Ж 6) соединен с k-м входом группы входов 5 делителя устройства, второй вход умножителей 1 m-го столбца (2- тп 6) >-й строки для j ), 3 соединен с выходом сумматора 2 первого столбца (j — 1)-й строки и первым входом сумматора 2 второго столбца j-й строки, З5 вторые входы умножителей I k-го столбца второй строки соединены с выходом вычитателя 3 первого столбца первой строки и с первым входом сумматора 2 второй строки второго столбца, второй вход умножителя 1 первого столбца

j-й строки для j ) 3 соединен с выходом сумматора второго столбца (j-1)-й строки, выход умножителя 1 |-й строки и 1-го столбца (1 1 5, 1 — нечетное) 45 соединен с первым входом сумматора 2 этой же строки и этого же столбца, .второй вход которого для 1=2 соединен с (1+1)-м входом группы входов 5 делителя устройства, выход умножителя 50

1 k-ro столбца (k — четное) j-й строки соединен с входом вычитаемого вычитателя 3 этой же строки и этого же столбца,, вход уменьшаемого которого для j=2 соединен с выходом вычитателя 3 (k+1)-го столбца первой строки, второй вход сумматора 2 j-.é строки для 1 3 1-го столбца (1 — нечетное) соединен с выходом вычитателя 3 (j12 2

-1)-й строки (1+!)-ro столбца, вход уменьшаемого вычитателя 3 )-й строки для j 77 3 k-го столбца (k — четное) соединены с выходом сумматора 2 (j— 1)-й строки (k+1)-го столбца, второй вход сумматора 2 второго столбца

m-й строки соединен с вторым входом сумматора 2 первого столбца этой же строки, вход уменьшаемого вычитателя

3 первого столбца первой строки соединен с первым входом группы входов

6 делимого устройства, а вход вычитаемого соединен с первым входом группы входов 5 делителя устройства, вход вычитаемого 3 i-го столбца (3 <7, нечетное) первой строки соединен с i-м входом группы входов 5 делителя устройства, а входы уменьшаемого — с (i-1)-м и -м входами группы входов 6 делимого устройства, выходы вычитателя 3 первого столбца первой строки и сумматоров 2 первого столбца 1-й строки соединены с соответствующими входами блока 4 преобразования избыточного кода, выходы которого являются выходами 7 -7 устрой1 8 ства. Умножитель 1 содержит элементы И 8, сумматор 2 — одноразрядные двоичные сумматоры 9, вычитатель 3— одноразрядные двоичные вычитатели 10, блок 4 — преобразователи 11, узел

12 преобразования восьмиразрядного кода в двухразрядный и сумматор 13 с параллельным переносом.

Пусть делимое и делитель — нормализованные положительные двоичные дроби, соответственно С=О, с с2сзс2 3 Ф с 6 с 6с7 с и А==О а| а2аз а4а аба7а

Значение их частного представляется в виде:

С

0 4 2 3,q6!6 где q, — i-я избыточная цифра частного (О i<7).

Из условия А Ц=С можно найти выражения для определения значений избыточных цифр частного. Для этого необходимо приравнять значения сумм соответствующих разрядных произведений произведения А Q значениям разновесовьгх разрядов делимого С, представленного следующим образом:

1 -2

С=О, с, с 2с с4с 6с 6с,сз =o„2 +с2 2 +

+О 2 +(2с +с )2 4+О. 2 +(2с +с ) 2 6+

+0.2 +(2с +с ) 2 8.

В результате получается следующая система уравнений:

1332312

a1q, =с„; а1Ч1+агчо=c2 9 ,Ч,+,Ч,+,Ч, =О;

a„q 3+аг q2 аз q1+aeq,=2сз+с4; а1Ч4+а2 Чз азЧ2 а4Ч, +а5Ч,=0; а„.q5+à2q,+азЧ,+а,Ч +а q +a q =

=2с5+сь, a„q +a Ч +а q +а Ч +a5q +ae q„+

+а, Ч,=О; а1Ч +агЧe+a3Ч5+а4Ч4+a Чз+аьЧ2+

+а„Ч,+а Ч,=2с,+с

С учетом того, что а, =с„=1, выражения для определения значений избыточных цифр частного Q принимают 15 вид:

q =1;

q1-с с ij

Ч2 3 2Ч1

Ч,=2сз с4-а4-азЧ„-агq2 (2)

Ч = а5 а4Ч1-азЧ2 агЧ31

q5=2ÑÁ+ ь ае 5с11 aeq Й а3 q3 гЧ 41

Чь = a7 аЬЧ 1 а 5Ч2 aeq 3 a3q4 агЧ5

q 2c„+с3-а в-a q„.aeq2-a5Чз а4Ч4 25 а3Ч.-аг Ч ь

Преобразуем систему уравнений (2), подставив в выражение для Ч значение

Ч иэ третьего уравнения, в выражение для q4 значение q из четвертого 30 уравнения и т.д. Полученные выражения для избыточных цифр частного q . .(О

Ы ь 7) имеют вид:

q =1;

q2= a3=a2q1, q =2c +c -à -à q -а (-à -à q )

3 + 4 3 1 2 3

q =-à -à q -à q -а (2с +с -а—

5 4 1 3 2.2. .3 4 4. а3Ч1 a2qã) ° (3)

5=2с5+сь аь-a5q„ а4Ч2 азЧз

-аг (2с,+сь-аь а1Ч1 aeq2a3q3 y q„);

q 2c +c< ав aeq„аьЧ2 a5q3 a qe

-a2 q5,) .

С учетом того, что аг — двоичная переменная, принимающая значения О или 1, — и произведение a a =aг, выражения в скобках в правых частях уравнений системы {3) можно упростить

НапРимеР, выРажение аг{-à -агЧ ) в правой части четвертого уравнейия можно преобразовать к следующему виду: а (-а -а q )=-à à -à q =-а а—

2 1 2. 3 < 1 2 3

Выполнив подобные преобразования в пятом, шестом;.седьмом и восьмом уравнениях, получаем следующие . выражения для определения цифр частного q (О- г47):

Чо

q =с,-а,; а агЧ1 1

q =2с +с4-а4-азЧ,+аг (a3+qe ); (4)

q = a a4q„азЧ аг(2сз

Ч, Ч) а5 =2c5+ce-аь-а 5q 1 aeq г-a)q3 а4q1 а3Ч2+qз);

Ь Ь 5Ч1 4Ч2 зЧ3 Ч4)

q 2ñ„+ñ â ав a„q аьЧ2 аз Ч а 4Ч4

-а с1 +а (a, +a, q „+a 5q, +a, q 3+

+а Ч +Ч ).

В устройстве (фиг. 1) избыточные цифры частного формируются в соответствии с приведенной системой уравнений (4). Так, цифра q образуется на выходе вычитателя 3 первой строки первого столбца матрицы, вход уменьшаемого которого подключен к первому входу 6„ группы входов делимого устройства, на который подается значение разряда с делимого С, 2 а вход вычитаемого соединен с первым входом 5„ группы входов делителя устройства, на который подается значение разряда а делителя А. Цифра формируется следующим образом. С помощью умножителя 1 второй строки первого столбца матрицы вычисляется значение а q„, которое далее поступает -на первый вход сумматора 2 этой же строки и этого же столбца, на второй вход которого подается значение разряда аз делителя А с второго входа 52 группы входов делителя устройства. Таким образом, на выходе этого сумматора 2 образуется результат а +а q„, который только знаком отличается от соответствую-щего результата q в системе уравъ нений (4). Полученное значение -q поступает на соответствующий вход блока 4 преобразования избыточного кода, где оно с учетом своего знака суммируется с остальными цифрами частного. Цифра q формируется на выходе сумматора 2 третьей строки первого столбца матрицы следующим обpa90M °

С помощью умножителя 1 второго столбца второй строки матрицы вычисляется значение a q,, которое постуМаксимальное и минимальное значения избы точных цифр

5 1332 пает на вход вычитаемого вычитателя

3 этой же строки и этого же столбца, на вход уменьшаемого которого подается значение 2с +с -а с выхода Bbl з ф читателя 3 первой строки третьего столбца, на входы уменьшаемого которого поданы соответственно значения разрядов с, и c+ делимого С с второго и третьего входов 6 и 6> группы . входов делимого устройства, а на вход вычитаемого этого .вычитателя подано значение разряда а, с третьего входа 5 группы входов делителя устройства.

На выходе вычитателя 3 второй строки второго столбца формируется результат, равный 2с +с -а -а q„, который поступает на второй вход сумматора 2 третьей строки первого

20 столбца, на первый вход которого поступает произведение а (а +Ч„) с выхода соответствующего умножителя 1, первый вход которого соединен с первым входом 5„ группы входов делителя устройства, а второй вход — с выходом сумматора 2 второй строки второго столбца матрицы, на первый вход которого поступает значение

q с выхода вычитателя 3 первой строки первого столбца, а на второй

30 вход — значение разряда а делителя з

А с второго входа 5 группы входов делителя устройства, Таким образом, на выходе сумматора 2 третьей строки первого столбца формируется значение цифры q =2c> +с „-à -à 7Ч7+а (a >+q „) .

Цифра q формируется с обратным знаком на выходе сумматора 2 четвертой строки первого столбца матрицы следующим образом. На выходе сумматора 2 второй строки третьего столбца матрицы формируется результат а q,+à в результате сложения значения разряда а делителя А, посту— пающего с четвертого входа 5„ группы 45 входов делителя устройства, со значением произведения a q, поступающе1 го с.выхода умножителя 1 второй строки третьего столбца матрицы..С выхода соответствующего сумматора 2 зна- 50

-чение a

312

6 четвертой ступени первого столбца, на первый вход которого подается значение а (2с +с -а -аз Ч„-q ), котоРое формируется на выходе умножителя 1 четвертой строки первого столбца матрицы, первый вход которого соединен с первым входом 5, группы входов делителя устройства, а второй вход соединен с выходом сумматора 2 третьей строки второго столбца матрицы, на выходе которого формируется значение

2с +с -а q „-Ч . Таким образом на выходе сумматора 2 четвертой строки первого столбца формируется значение

Ч,7 а 5+а4Ч аЗЧ +a 3(2сз+с а4 aЗq „-Ч ), которое только знаком отличается от значения q в системе уравнений (4) .

Подобным образом в устройстве вычисляются и значения остальных избыточных цифр частного q q < и q7.

СледУет отметить, что цифры Ч, Ч, Ч вычисляются с противоположным знаком, оцнако это учитывается в блоке

4 преобразования избыточного кода при преобразовании частного из избыточной формы в обычную. Значение цифры Ч частнОго всегда равно единице, поэтому она явно в устройстве не формируется. Однако ее значение учитывается в блоке 4 преобразования избыточного кода при формировании окончательного значения частного в простом двоичном коде ч=Ч q „q q зq+q 5ЧьЧ„на ыхо дах 7„-7 устройства.

В таблице приведены максимально и минимально возможные значения избыточных цифр частного Я для предлагаемого устройства.

Избыточные цифры частного

1 1 4 3 7 8 13 — 1 -1 -2 -5 -5 -9 -13

Следует отметить, что если разрядность делимого и делителя, поступающих на входы устройства, нечетная (например, п=р=7), то в этом, случае делимое С в предлагаемом устройстве представляется следующим образом:

О с с с с с cgc7=c„2 +c 2 +

+О 2 +(2с +с ) 2 +О 2 +(2с +с ).2 +

+с 2

l2

7 13323

Это влияет на выражение для определения последней цифры частного

6 которое, в отличие от приведенного вьппе выражения для случая четной раз5 рядности операндов, имеет вид:

Ч,=с,-а, < q„-а, Ч,-а,Ч,-а,Ч,—

-a> (2c< с -а -агЧ„-а4Ч -à q -q ) .

Рассмотрим реализацию узлов устройства на примере умножителя 1 и сумматора 2 четвертой строки первого столбца, вь читателя 3 первой строки третьего столбца и блока 4 преобразования избыточного кода (дру гие узлы устройства могут быть разработаны аналогичным образом). Здесь и в дальнейшем для определенности предполагается, что избыточные цифры частного представляются в двоич20 ном дополнительном коде. Они могут быть представлены в обратном, или же в прямом коде. При этом несколько изменится реализация узлов устройства.

Умножитель 1 предназначен для формирования произведения а (2с +

+c4-a4-a q„-q ), которое, как следует из третьего уравнения системы уравнений (2), численно равно зна30 чению произведений третьей цифры частного q и разряда делителя а

А так как q =4 и q =-2 (согласникс мнн

3 но таблице), то умножитель 1 может быть реализован на четырех двухвходовых элементах И 8, -84 (фиг. 2) .

Элемент И 8, участвует в формировании знака этого произведения.

Сумматор 2 осуществляет алгебраическое суммирование результатов, сформированных на выходах умножителя 1 четвертой строки первого столб" ца и вычитателя 3 третьей строки второго столбца. На выходе сумматора

2 образуется значение (-q4), которое по модулю не превьппает значение 45 пятерки (согласно таблице). Этот сумматор может быть реализован на четырех одноразрядных двоичных сумматорах 9, -9„, из которых первый знаковый (фиг, 3).

С помощью вычитателя 3 осуществляется вычисление разности 2с +с4-а4.

его функциональная схема включает два одноразрядных двоичных вычитателя 10 и 10 (фиг. 4). Выход заема вычитателя 10 является знаковым разрядом получаемой разности.

Блок 4 предназначен для преобразования частного, представленного в виде набора избыточных цифр q;,(0 1 с

- 7), в простой двоичный код с учетом того, что цифры.qÄ, q q, в устройстве формируются с противоположными знаками. Упрощенная структурная схема блока 4 преобразования избыточного кода имеет вид, приведенный на фиг. 5. Он содержит преобразователи

11, -11, осуществляющие изменение знака избыточных цифр -Ч, -Ч узел 12 преобразования восьмирядного кода в двухрядный и сумматор

13 с параллельным переносом. Преобразователи 11, — 11> фактически выполняют функции образования дополнительного кода, Однако с целью повьппения быстродействия в предлагаемом устройстве предполагается, что преобразователи 11„ -11 формируют обратный код, а преобразование его в дополнительный производится в узле 12 путем подачи единичных входных переносов на входы переносов соответствующих сумматоров узла 12, Узел 12 выполняет функции узла многовходового алгебраического суммирования ° Таким образом, на выходе сумматора 13 формируется значение частного Q в простом двоичном коде, Устройство для деления работает следующим образом.

На входы 6„ -6, и 5,-5, одновременно подаются значения семи младших разрядов соответственно делимого С=О, с,с с с с с с,с и делителя A=O а„а а а а а а,а, (значения старших разрядов делимого С,,=l и делителя а„=l непосредственно не участвуют в формировании цифр частного и на входы устройства не поступают). Далее последовательно во времени с помощью умножителей 1, сумматоров 2, вычитателей 3 формируются значения семи избыточных цифр результата q

Чз Ч4 Ч5 Ч6 q> в соответствйи с уравйениями системы (4) (сначала формируется значение цифры q потом

-Ч и т.д.). Считая, что t=t>, значейие цифры q сформируется от момента поступления на входы 6„ -6 и

5„-5„ устройства соответственно делимого и делителя через. время, примерно равное 4 +7 ° По мере формирования значейий всех избыточных цифр частного они поступают на соответствующие входы блока 4 преобразования избыточного кода, в котором осуществляется их алгебраическое суммирование, и на выходах 7, -7 уст10

35

-45

9 13 ройства формируется результат Q= т1, ql q q q q т1,q, в простом двоичном коде. Общее время формирования результата в устройстве равно 4t+

+7t +t.

У

Следует отметить, что одновременно с формированием в устройстве более младших избыточных цифр результата более старшие избыточные цифры поступают в блок 4, где происходит их предварительная обработка. Этим обеспечивается некоторое перекрытие во времени работы блока 4 преобразования избыточного кода с работой дру гих узлов устройства, В общем случае (для четных значений р) время формирования результата в предлагаемом устройстве примерно равно т„(р-1) с,+(p/2) c,+c „р.

Формула изобретения

Устройство для деления, содержащее (n-2) (n-1) /2 умножителей, п/2 ((n+

+1) /2, если п — нечетное) вычитателей и (n +2n-12) /4 ((n +2n-11) /4, если n — нечетное) сумматоров, объединенных в треугольную матрицу порядка и-1 (n — разрядность делимого и делителя), блок преобразования избыточного кода, причем j-я строка матрицы (2 1 п-1) имеет n-j столбцов и содержит в каждом столбце умножитель ва втором и в каждом нечетном столбце — сумматор, а первая строка матрицы имеет (n-1)-й столбец и содержит в каждом нечетном и в (п-1)-м столбце (если п — нечетное) вычитатель, причем вход умножителей k-го столбца (1<Мп-2) соединен с k ì входом группы входов делителя устройства, выход умножителя j-й строки и 1-го столбца (1 1 n-3) 1- — нечетное) соединен с первым входом сумматора этой же стра ки и этого же столбца, второй вход которого для j=2 соединен с (1+1)-м входом группы входов делителя устройства, вторые входы умножителей 1-й строки для j>r3 и 1-го столбца для

1", 3 (1 — нечетное) соединены с выходам < умматора первого столбца (j-1)-й строки, вторые входы умножителей второй строки и k-ro столбца (k — нечет"ное) соединены с выходом вычитателя первой строки первого столбца, вход уменьп аемого KOTopor соединен с первым входом группы входов делимого устройства, а вход вычитаемо32312 10

ro — с первым входом группы входов делителя устройства, вход вычитаемого вычитателя первой строки i-ro столбца (З т п-1, i — нечетное) соединен с i-м входом группы входов делителя устройства, а входы уменьшаемого — с (i-1) ì и i-м входами группы входов делимого устройства, входы вычитаемого и уменьшаемого вычитателя (и-1)-ro столбца первой строки (если и — нечетное) соединены соответственна с (n-1)-м входом группы входов делимого и (n-1)-м входом группы входов делителя устройства, а

его выход соединен с вторым входом сумматора второй строки (и-2)-ro столбца, выходы сумматоров первого столбца нечетных строк и вычитателя первой строки первого столбца соединены с coQTBeтствующими входами блока преобразования избыточного кода, выходы которого являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит в k-м столбце (k — четном) m-й строки матрицы (2 m n-2)-й вычитатель, вход вычитаемаго которого соединен с выходом,умножителя этого же столбца и этой же строки, а вход уменьшаемого для тп 3 соединен с выходом сумматора (m-1)-й строки (k+1)-го столбца, вход уменьшаемого вычитателя второй строки и k-го столбца (k — четное) соединен с выходом вычитателя (k+

+1)-го столбца первой строки, выход вычптателя т-й строки и k-го столбца (k - четное) соединен с вторым Вхо дом сумматора (тп+1)-й строки (k-1)-го столбца, первый вход сумматора m-й строки второго столбца для m >i 3 соединен с выходом сутятатора первого столбца (m-1)-й строки и с вторыми входами умножителей четных столбцов

m-й строки, второй вход этого же сумматора соединен с выходом вычитателя (m-1)-й строки этого же столбца, а выход этого сумматора соединен с вторым входом умножителя (m+1)-й строки первого столбца, первый вход сумматора второй строки второго столбца соединен с выходом вычитателя первой строки и первого столбца и вторыми входами умножителей четных столбцов второй строки, второй вход этого сумматора соединен с вторым входом группы входов делителя устройства, а его выход соединен с вторым входом умножителя первого столбца третьей стро11 ки, выходы сумматоров четных строк первого столбца соединены с соотI.

1332312 12 ветствующими входами блока преобразования избыточного кода. бу 5

5 Бя 6 5

6+ 6g 5 Бф бфб 7 7

1332312

1332312

1, 2 7э 7ю 7 // . 7Ю

Яса 5

Составитель А.Клюев

Редактор Е.Папп Техред И.Попович Корректор Е.Роппсо .

Тираж 672 Подписное

ВНИИПИ Государственного .комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Заказ 3833/44

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4