Устройство для вычисления функции а @

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах , выполняющих вьшисление функции А и осуществляющих контроль данной функции аппаратными средствами. Целью изобретения является контроль j правильности вычисления функции А. В состав устройства входят регистр 1 аргумента, вход 2 аргумента устройства , блок 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 4 вычисления функции , регистр 5 результата, блок 6 умножения , регистр 7 контрольного кода, схема 8 сравнения, элемент И 9, блок 10 элементов И и блок 13 синхронизации , которьй содержит управляющий вход, первый, второй и третий триггера , генератор импульсов, элемент И и распределитель импульсов. Устройство в отличие от прототипа осуществляет проверку правильности вычисления функции Z А. Устройство производит вычисление результате А - функций А и А . В нения произведения ньм кодом вырабатывается сигнализирующий о сравконтрольсигнал, правильности выс (Л числения функции А . 2 нл. N

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А2

{19) (111

2315 (51)4 G 06 F 7/556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (61) 520595 (21) 402) 777/24-24 (22) 17. 02. 86 (46) 23.08.87.Бюл. 9 31 (71) Киевский политехнический институт им.50-летия Великой Октябрьской социалистической революции (72) В.И.Корнейчук, А.Г.Накалюжный, В,П.Тарасенко (SU) Заир Хаддад (DZ) и Е.M.ÈBåö (SU) (53) 681.325 (088.8) (56) Авторское свидетельство СССР

N9 520595, кл. G Об F 7/544, 1974, (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ А (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, выполняющих вычисление функции х

А и осуществляющих контроль данной функции аппаратными средствами.

Целью изобретения является контроль

Щ правильности вычисления функции А".

В состав устройства входят регистр 1 аргумента, вход 2 аргумента устройства, блок 3 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, блок 4 вычисления функции А регистр 5 результата, блок 6 умножения, регистр 7 контрольного кода, схема 8 сравнения, элемент И 9, блок

10 элементов И и блок 13 синхронизации, который содержит управляющий вход, первый, второй и третий триггера, генератор импульсов, элемент

И и распределитель импульсов. Устройство в отличие от прототипа осуществляет проверку правильности вычисления функции Z = А

Устройство производит вычисление 2 функций А и А". В результате сравнения произведения А . А" с контрольным кодом 2" вырабатывается сигнал, сигнализирующий о правильности вы- С числения функции А" . 2 ил.

13323

35 личина постоянная, то ее можно использовать в качестве контрольной величины. Если вычисленное значение

Z Z + совпадает со значением конт2h-1 ральной величины А2, то вычисление функции А" произведено правильно и блок вычисления функции А" не содержит неисправностей, в противном случае устройство работает неверно.

Это обстоятельство и положено в основу контроля правильности вычислеИзобретение относится к вычислительной технике, может найти применение при создании цифровых вычислительных машин, выполняющих вычисление

l> функции А", осуществляющих контроль данной функции аппаратными средствами, и является усовершенствованием известного устройства по основному авт.св.У 520595.

1О

Цель изобретения - контроль правильности вычисления функции А".

На фиг.l приведена структурная схема устройства для вычисления функции А ; на фиг.2 — схема блока синхронизации.

В состав устройства для вычисления функции А" входят регистр !аргумента,информационный вход 2 аргумента устройства, блок 3 элементов

ИСКЛЮЧА!ОЩЕЕ ИЛИ, блок 4 вычисления функции А > регистр 5 результата, блок б умножения, регистр 7 контрольного кода, схема 8 сравнения, элемент И 9, блок 10 элементов И, информационный выход !1 устройства, выход 12 сигнала ошибки и блок 13 синхронизации, содержащий управляющий вход 14 устройства, первый, второй и третий триггеры 15 — 17, генератор 18 импульсов, элемент И 19, распределитель 20 импульсов, первый, второй, третий и четвертый выходы 21 — 24. х

Блок 4 вычисления функции А производит вычисление функции Z = A" (где Х вЂ” значение аргумента, представленное и-разрядным двоичным коX . дог . Если вычислить величину Z

= А"> где Х вЂ” инверсноезначение Х, то ее можно использовать для контроля правильности вычисления функции

Z = Ах.Действительно> принимая во

h внимание что X = 2 -1 — Х можно по1с (2 -1-х1 2"-1 казать, что Z = А = А

-х 2"-1 1 2 -1 1

45 ! А =4.. --- = А . --- или

Ах

1» 21 1

- Z+ = А . Так как А — ве15 2 ния функции А в предлагаемом устройстве.

Устройство для вычисления функции

А работает следующим образом.

В исходном состоянии в регистре контрольного кода записано значение

»1

А . По сигналу начала операции вычисления функции А", поступающего по управляющему входу 14 в блок 13, устанавливается в единичное состояние первый триггер 15 и сбрасываются второй lб и третий 17 триггеры.

Нулевые сигналы с выходов второго триггера lб и третьего триггера

17 поступают соответственно на третий 23 и четвертый 24 выходы блока

13 и проходят дальше соответственно на второй вход блока 3 элементов

ИСКЛ10ЧАЮЩЕЕ ИЛИ и на второй вход элемента И 9. Нулевой сигнал с выхода элемента И 9 поступает на второй рход блока 10 элементов И и тем самым запрещает выдачу информации на информационный выход ll устройства.

Нулевой сигнал на втором входе блока

3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивает передачу информации с его первого входа на выход без изменения.

Одновременно единичный сигнал с выхода первого триггера 15 поступает на первый вход элемента И 19 блока

13 и разрешает передачу через него импульсов с генератора 18 импульсов на вход распределителя 20 импульсов, который последовательно во времени формирует импульс соответственно на первом, втором, третьем и четвертом выходах. Импульс с первого выхода распределителя 20 импульсов поступает на первый 21 выход блока 13 и дальше на вход записи регистра 1 аргумента. Этот сигнал обеспечивает перезапись кода аргумента Х, находящегося на входе аргумента 2 устройства в регистр 1 аргумента.

А

Содержимое регистра аргумента 1 поступает на первый вход блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и далее без изменения на вход блока 4 вычисления функции А для вычисления х функции А . Результат вычисления поступает на информационный вход регистра результата 5.

Импульс с второго выхода распределителя 20 импульсов поступает на второй выход 22 блока 13 и далее на вход записи регистра результата 5, 3 1 обеспечивая тем самым запись в него вычисленного значения А".

Импульс с третьего выхода распределителя 20 импульсов поступает на единичный вход второго триггера 16 и тем самым устанавливает его в единичное состояние, Единичный сигнал с выхода второго триггера 16 поступает на третий выход 23 блока 13 и далее на второй вход блока 3 элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ. Единичный сигнал на втором входе блока 3 элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивает передачу на вход блока 4 вычисления функх ции А инверсного значения аргу. ента (Х) для вычисления функции А".

Результат вычисления поступает на первый вход блока 6 умножения, на второй вход которого с регистра результата 5 поступает ранее вычисленное значение А".

В результате выполнения операции умножения на выходе блока 6 умножения будет вычислено значение

A А", которое поступает на первый х вход схемы 8 сравнения. На второй вход схемы сравнения с регистра 7 контрольного кода поступает контрольное значение Ах -" . В результате происходит сравнение А" . А" и конт n рольного А. " значений. На выходе схемы 8 сравнения вырабатывается сигнал, который принимает единичное значение в случае совпадения сравни332315

4 сигнала ошибки, сигнализируя о прах вильном выполнении операции А, и

55 ваемых величин и принимает нулевое зна- чение приих неравенстве, Этот сигнал поступает на первый вход элемента И9, Едийичный импульс с четвертого выхода распределителя сигналов 20 поступает на единичный вход третьего триггера 17 и на вход сброса первого триггера 15. В результате этого тре тий триггер 17 устанавливается в единичное положение, а первый триггер

15 — в нулевое. Нулевой сигнал с выхода первого триггера 15 поступает на первый вход элемента И 19, запрещая тем самым поступление импульсов на вход распределителя 20 импульсов.

Одновременно единичный сигнал с выкода третьего триггера 17 поступает на четвертый выход 24 блока 13 и далее на второй вход элемента И 9, разрешая прохождениечерез последний сигналов с выхода схемы8 срАвнения.

Если на выходе схемы 8 сравнения имеется единичный сигнал, то он через элемент И 9 поступает на выход

30 одновременно поступает на первый вход блока 10 элементов И, разрешая тем самым выдачу правильного значения А на информационный выход х устройства с регистра 5 результата.

Если на выходе схемы 8 сравнения имеется нулевой сигнал, то он через элемент И 9 поступает на выход 12 сигнала ошибки и первый вход блока

10 элементов И. При этом содержимое регистра 5 результата на информационный выход 11 устройства выдаваться не будет, так как при работе устройства произошла ошибка. формула и з обретения

Устройство для вычисления функции А" по авт.св. Ф 520595, о т л ич а ю щ. е е с я тем, что,с целью контроля правильности вычисления х функции А, в него введены регистр аргумента, блок элементов ИСКЛ10ЧАЮ-

ЩЕЕ ИЛИ, регистр результата, блок умножения, регистр контрольного кода, схема сравнения, блок элементов

И, элемент И и блок синхронизации, причем информационный вход аргумента устройства соединен с информационным входом регистра аргумента, вы- ; хбд которого соединен с первым вхо-а .. дом блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом блох ка вычисления функции А, выход которого соединен с информационным входом регистра результата и первым входом блока умножения, выход которого соединен с первым входом схемы сравнения,выход которойсоединен спервым входом элемента И выход которого соединен с выходом сигнала ошибки устройства и первым входом блока элементов И, выход которого соединен с информационным выходом устройства, выход регистра контрольного кода соединен с вторым входом схемы сравнения, выход регистра результата соединен с вторыми входами блока умножения и блока элементов И, вход saпуска устройства соединен с одноименным входом блока синхронизации, первый и второй выходы блока синхронизации соединены соответственно с входами записи регистров аргумента и ре" зультата, третий и четвертый выходы блока синхронизации соединены соответственно с вторыми входами блока элементов ИСКЛЮЧАЮЩЕЕИЛИ иэлемента И.

Щ/е 2

Составитель А.Шуляпов

Редактор Е.Папп Техред И.Попович Корректор В.Бутяга

Заказ 3833/44 Тираж 672 Подписное

BHHHIIVi Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная. 4