Устройство для вычисления логарифма числа

 

Изобретение относится к цифровой вычислительной технике, предназначено для вычисления логарифма по основанию два от чисел, представленных параллельным двойным потенциальным кодом, и может быть использовано в вычислительных и информационно-измерительных устройствах и системах. Цель изобретения - повышение точности вычисления логарифмя числа. В состав устройства входят

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51) 4 06 F 7/556

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCHGMY СВИДЕТЕПЫ:ТВУ (21) 3941617/24-24 (22) 02.08.85 (46) 07.03.87. Бюл, К 9 (71) Научно-исследовательский институт прикладных физических проблем им. акад. А.Н.Севченко (72) В,И.Карась, А.Д.Тарасевич и А,Е.Шаблинский (53) 681.325(088.8) (56) Авторское свидетельство СССР

1(1003082, кл. G 06 F 7/556, 1979.

Авторское свидетельства СССР

9 1101819 кл. G 06 F 7/556, 1983. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМА ЧИСЛА (57) Изобретение относится к цифровой вьгчислктельной технике, предназначено для вычисления логарифма по основанию два от чисел, представленных параллельным двойным потенциальным кодом, и может быть использовано в вычислительных и кнформационно-измерительных устройствах и системах. Цель изобретения — повьппение точности вычисления логарифмч числа. В состав устройства входят данном устройстве повышение точности вычисления логарифма числа достигается эа счет того,что в него введены четыре мчльтиплексора пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и оригинальные связи. 1 ил.

1295390 регистр сдвига, вычитающий счетчик

2, элемент И 3, первый, второй, третий, четвертый и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4.1 4.2, 4.3, 4,4 и

4.5, элемент НЕ 5, первый, второй, третий и четвертый мультиплексоры

6,1, 6.2, 6,3 и 6.4, сумматор ?, В

Изобретение относится к цифровой вычислительной технике, предназначено для вычисления логарифма по ос" нованию два от чисел, представленных параллельным двоичным потенци- 5 альным кодом, и может быть использовано в вычислительных и информационно-измерительных устройствах и системах.

Цель изобретения — повышение точ- f0 ности вычисления логарифма числа, На чертеже представлена схема устройства для вычисления логарифма числа.

Устройство содержит регистр 1 15 сдвига, вычитающий счетчик 2, элемент И 3, первый 4.1, второй 4.2, третий 4.3 четвертый 4.4 и пятый

4.5 элементы И"КЛЮЧАЮП1ЕЕ ИЛИ, элемент НЕ б, первый 6,1, второй 6.2, 20 третий 6.3 и четвертый 6.4 мультиплексоры и сумматор 7.

Устройство работает следующим образом. Используется метод вычисления 25 логарифма по основанию два, Двоичное число вида к

N=3 g;2

1=1 где . — показатели степени разрядов кода числа М;

К вЂ” показатель степени старшего разряда числа N;

oC — весовой коэффициент соответствующего двоичного разряда числа(0 либо 1) °

Логарифм по основанию два числа

N равен к к 1-к 40

Eog И=йод (2 Х. g.;2 )=К+1од (1+

i 0

++a „, — +... + +oC — KK) =KK+ +moog (1 1++XX) .

Таким образом, порядок логарифма числа N равен показателю степени его старшего значащего,разряда. Для ! вычисления мантиссы логарифма s устройстве используется приближение

Fog {1+Х) Х+ьх» (3) где ьХ - поправка мантиссы.

Для ее определения используется кусочно-линейная аппроксимация шестью отрезками прямых

Х/4+1/256, 0 а.Х « 1/4; (4) (Х-1/4) 16 1

8 256 256 (5)

1/4 Х «3/8; (Х-3/8) 20 1

М. .Ь. + +

16 256 256 (6)

3/8 Х с 1/2; (1"Х)-3/8 20

l6 256 (7)

1/2 йХ +5/8; (1-Х) -1/4 16 а +

8 256 (8)

5/8 «с Х «3/4; (9)

Гl-Х2

3/4 Х 1

При этом абсолютная ошибка вычисления мантиссы не больше О, 010. В устройстве анализируются восемь старших разрядов числа Х, обозначенных Х -Х8, считая Х старшим раз1 рядом.

Работа устройства начинается с поступления импульса записи на управляющий вход устройства, при этом двоичный код числа N записывается в регистр 1 сдвига, а вычитающий

3 !г счетчик 2. Устанавливается в состояние все "1". При поступлении тактовых импульсов на тактирующий вход устройства код числа N сдвигается вправо и соответственно уменьшается выходное значение вычитающего счетчика 2. При появлении старшего значащего разряда числа N в старшем разряде регистра 1 сдвига низкий потенциал его инверсного выхода поступает на вход элемента И 3 и запрещает дальнейший сдвиг информации.

При этом на выходе вычитающего счетчика 2 в соответствии с выражением (2) получают порядок искомого логарифма числа N. На выходах регистра 1 сдвига образуется восьмиразрядный код числа Х,иэ которого далее согласно выражениям (3)-(9)формируется мантисса логарифма. Восьмиразрядный код числа Х поступает на первую группу входов сумматора 7, разряды Х<-Х подаются на входы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 4, с элементов ИСКЛЮЧА1О1!!ЕЕ ИЛИ 4 — на входы мультиплексоров 6 в зависимости от значения старшего разряда Х, числа

Х подаются либо инвертированные значения пяти разрядов Х -Х числа

Х при Х=l, 1/2 Х с О, либо прямые значения этих разрядов при Х =О, 0 аХ «1/2. Мультиплексоры 6, на адрееные входы которых подаются третий Х и второй Х разряды числа Х либо их инвертированные значения при 1/2 «<Х c.l, проверяют, в какой диапазон попадает число Х, и образуют необходимую поправку мантиссы, которая подается на вторую группу входов с первого по пятый разрядов сумматора 7. При 0 <Х <1/2, т,е. когда Х,=О, с выхода элемента НЕ 5 на вход переноса младшего разряда сумматора 7 поступает высокий уровень для уменьшения ошибки логарифмирования в этом интервале.

Когда 0 йХ < 1/4 либо 3/4 < Х < 1, Х равны нулю и на второй вход пер2 вого разряда сумматора 7 поступает информация с первого или второго входов первого мультиплексора 6, на которые с выхода первого элемента

ИСКЛЮЧАЮТ!!ЕЕ ИЛИ 4 поступает шестой

Разряд Х 6 (либо Х6) числа Х. Аналогично на второй вход второго разряда сумматора 7 поступает пятый разряд Х> (либо Ху), на вход третьего разряда — четвертый разряд Х (либо Х4), на вход четвертого развяда—

95390 4

Когда 3/8 Х !/2 либо 1/2 6 X+

«5/8, Х =1, X =I (либо Xz=l, X =I ) и на вход первого разряда сумматора

7 через первый мультиплексор 6 подается четвертый разряд Х (либо Х ) числа Х, на входы второго и четвертого разрядов сумматора — нулевой потенциал, на входы третьего и пятого разрядов сумматора — соответствен"о XÇ " X (6o Х з " Х )> фор"» руя мантиссу логарифма в соответствии с (3); (6) и (7).

После окончания сдвига на выходах счетчика и сумматора спустя время, необходимое для прохождения сигнала в логических элементах устройства, устанавливается код, соответствующий логарифму входного числа, и эта информация сохраняется до записи сле40 дующего преобразуемого числа в сдвиговый регистр.

55 третий разряд Х (либо X ). На второй вход пятого разряда сумматора 7 непосредственно с выхода пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 подается ,второй разряд Х (либо Х при 3/4 Х 1) числа Х. Таким образом, в этих диапазонах Х реализуются выражения (3), (4) и (9) °

Когда 1/4 сХ c3/8 либо 5/8 < <ХсЗ/4, Х =1, Х, =О, (либо X =l и Х,=О), на вход первого разряда сумматора 7 через первый мультиплексор 6 подается пятый разряд Х„ (либо X ) числа Х, на вход второго разряда сумматора 7 — Х (либо Х ), на входы третьего и четвертого раэрядов— нулевой потенциал, на вход пятого разряда — Х (либо У ),формируя мантиссу логарифма в соответствии с выражениями (3), (5) и (8).

Формула изобретения

Устройство для вычисления логарифма Числа, содержащее регистр сдвига, вычитающий счетчик, сумматор и элемент И, причем информационный вход устройства соединен с информационным входом регистра сдвига, инверсный выход К-ro разряда которого, где Кколичество разрядов регистра сдвига, соединен с первым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления, в него введены с первого по чет. вертый мультиплексоры, с первого по пятый элементы ИСКЛЮЧАЮ!ПЕЕ ИЛИ и элемент НЕ, причем прямые выходы с, 95390

Составитель А,Щуляпов

Редактор .И.Шулла Техред Л.Сердюкова Корректор И,Пожо

Заказ 618/55 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 12 (К-1)-го по (К-8)-й разрядов регистра сдвига соединены с входами с вось мого по первый разрядов первого слагаемого сумматора, выход которого является выходом слагаемого сумматора, выход которого является выходом мантиссы устройства, входы с шестого по восьмой разрядов второго слагаемого сумматора соединены с входом логического нуля устройства, выходы с первого по четвертый мультиплексоров соединены соответственно с входами с первого по четвертый..разрядов второго слагаемого сумматора, прямой выход (К-1)-го разряда регистра сдвига соединен с первыми входами с первого по пятый элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом элемента НЕ, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым и вторым информационными входами первого мультиплексора, выход второго элемента ИСКЛОЧАЮЩЕЕ ИЛИ соединен с третьим информационным входом первого мультиплексора и с первым и вторым информационными входами второго мультиплексора, выход третье.— .го элемента ИСКЛIОЧАЮЩЕЕ ИПИ соединен с четвертым информационным вхо.дом первого мультиплексора, третьим информационным входом второго мультиплексора и с первым и вторым информационными входами третьего мультиплексора, выход четвертого элемента ИСКЛЮЧА1ОЩЕЕ ИЛИ соединен с первыми адресными входами первого и второго мультиплексоров, с первым адресным и четвертым информационным входами третьего мультиплексора, с первым адресным и с первым и вторым информационными входами четвертого мультиплексора, вход логического нуля устройства соединен с четвертым информационным входом

10 второго мультиплексора, с третьим информационным входом третьего мультиплексора и с третьим и четвертым информационными входами четвертого мультиплексора, выход пятого элемен15 та ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторыми адресными входами с первого по четвертый мультиплексоров и с входом пятого разряда второго слагаемо го сумматора, вход переноса млад29 mего разряда сумматора соединен с выходом элемента НЕ, вх6д пуска, устройства соединен с входом записи регистра сдвига и с входом установки вычитающего счет25 чика, тактовый вход устройства соединен с вторым входом элемента И, выход которого соединен с входом сдвига регистра сдвига и с входом вычитания вычитающего счетчика, выход которого является выходом порядка устройства, прямые выходы с (К-6)-го по (К-2)-й разрядов регист.ра сдвига соединены с вторыми входами с первого по пятый элементов ИСКЛ10ЧАЮЩЕЕ ИЛИ соответственно,