Устройство для вычисления логарифмической функции

 

Изобретение относится к авто- - матике, вычислительной технике и rR3 0rO может быть использовано в системах автоматического управления и контроля , в микропроцессорных системах, в частности в цифровых линеаризующих устройствах, а также устройствах аппаратной реализации средств математического обеспечения ЭВМ. Цель изобретения - повышение точности вычисления логарифмической функции. Устройство содержит первый счетчик 1 результата, второй счетчик 2, квадратор 3, два управляемых делитегя частоты на накапливакмдих сумматорах 6 и 7, импульсный сумматор, состоящий из элемента ИЛИ 8 и элемента 11 задержки. 1 ил.Q (Л тк

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (5)) 4 G 06 F 7/556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3925817/24-24

;(22) 09.07 85 (46) 07.03.87.Бюл. 1Ф 9 (71) Львовский политехнический институт им.Ленинского комсомола (72) В.Б.Дудыкевич и О.Б.Котыло (53) 681.325 (088.8) (56) Авторское свидетельство СССР

В 1160430, кл. G 06 F 15/31, 1983.

Авторское свидетельство СССР

У 1144106, G 06 Р 7/556, 1983. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМИЧЕСКОЙ ФУНКЦИИ (57) Изобретение относится к автоматике, вычислительной технике и

r может быть использовано в системах автоматического управления и контроля, в микропроцессорных системах, в частности в цифровых линеаризующих устройствах, а также устройствах аппаратной реализации средств мате" матического обеспечения ЭВМ. Цель изобретения — повьппение точности вычисления логарифмической функции.

Устройство содержит первый счетчик

1 результата, второй счетчик 2, квадратор 3, два управляемых делитегя частоты на накапливающих сумматорах

6 и 7, импульсный сумматор, состоящий иэ элемента ИЛИ 8 и элемента tl задержки. 1 ил.

1295388

Изобретение относится к автоматике, вычислительной технике и может быть использовано в системах автоматического управления и контроля, в микропроцессорных системах, а частности в цифровых линеаризующих устройствах, а также устройствах аппаратной реализации средств математи— ческого обеспечения ЭВМ.

Цель изобретения — повышение точности вычислений логарифмической функции.

На чертеже представлена структурная схема устройства для вычисления логарифмической функции.

Устройство для вычисления логарифмической функции содержит первый

1 и второй 2 счетчики, квадратар 3 с первой 4 и второй 5 граппами входов, первый и второй накапливающие сумматоры б и 7, импульсный сумматор, состоящий из элемента ИЛИ 8 с первым 9 и вторым 10 входами и элемента ll задержки.

Устройство работает следующим образом.

В исходном состоянии счетчики 1 и 2, накапливающие сумматоры б и 7 в нулевом состоянии. Приращение вх входной импульсной последовательности х, поступающей на вход устройства, вызывает на выходе элемента ИЛИ

8 приращение d z импульсной последовательности z. В счетчике 2 формируется текущее значение числа х, кота- 35 рое подается на первую 4 и вторую 5 группы входов квадратора 3. При этом на группе выходов квадратора 3 форми, руется число А-х

Накапливающие сумматоры б и 7 используются в качестве первого и второго управляемых делителей частоты. Работа первого управляемого делителя частоты описывается выражением

< 0 = - ;dz, А где А — код, задающий коэффициент деления первого управляемого делителя частоты;

dz — приращение входной импульс,ной последонательности z первага управляемого делителя частоты; 55 — приращение выходной импульсной последовательности 1 первого управляемого делителя частоты; и — разряднас ть счет авиа или,г х

d1! = — — - Jz

2гл (2) Работа второго управляемого делителя частоты описывается выражением (2 -х-1)+1 оу — — — — — -- dz.. (3)

2п (4) Решая совместно ураннения (2) (4), получаем

2 — х

Jx = -- -- dz

2 и 1

l1 гп

2 — х 2 Jz

dy = — —-2" 2 "- х

2"

dy = — „— — dx.

2"+ х

Проинтегрировав равенство (7), находим текущее значение числа у в счетчике 1 (5) (б) (7) и 2+х и у =- 2 tn (- — — )

2п (8) Обозначив k = 2, получаем

k+x

y=k Кп(— — )

k (9) Возможна реализация предлагаемого преобразователя на микропроцессорных наборах. При этом логическая модель функционирования преобразователя реализуется программным способом.

Формула изобретения

Устройство для вычисления логарифмической функции, содержащее первый и второй счетчики, первый накапливающий сумматор, импульсный сумматор, выход которого соединен с тактовым входом первого накапливающего сумматора, нход аргумента устройства подключен к счетному входу счетчика, инверсный выход которого соединен с информационным входом первого накапливающего сумматора, выход переполнения которого соединен со счетным входом второго счетчика, выход которого является выходом результата устройства, а т л и ч a ю щ е е с я тем, что, с целью повышения точности вычислений, н него введены квадратор и второй

Элемент ИЛИ 8 и элемент 11 задержки представляют собой импульсный сумматор. Поэтому

Составитель А.Шеранева

Редактор И.Иулла Техред Л.Сердюкова Корректор В.Бутяга

Заказ 618/55 Тирах 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,. Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие. г.ужгород, ул.Проектная, 4

3 1?9 накапливающий сумматор, тактовый вход которого соединен с выходом импульсного сумматора, первый вход которого соединен с выходом переполнения второго накапливающего сумматора, информационный вход которого соединен с

5:188 4 выходом квадратора, информационный в вход которого соединен с выходом пер" вого счетчика вход аргумента устройства соединен с вторым вхо дом импульсного суммато ра.