Устройство для формирования изображений на экране телевизионного индикатора

 

Изобретение относится к вычислительной технике и может быть использовано для отображения информации на телевизионном экране. Цель изобретения - повышение точности и быстродействия устройства. Это достигается введением первого, второго и третьего блоков 4-6 постоянной памяти, вычислителя 2 характеристик и параметров формируемых изображений, первого, второго и третьего элементов И 7-9, формирователя кода подсветки строки, первого и второго коммутаторов 11, 12, распределителя импульсов 13, первого л второго регистров 14, 15 и триггера 16 и соответствующих функциональных связей. Изобретение позволяет синтезировать произвольное динамически управляемое изображение на телевизионном экране с заранее заданной точностью за счет представления изображения как совокупности динамически управляемых векторов, окружностей и буквенно-цифровых символов . 2 ил. (О со (jO Oi о со ND

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1336092 д11 4 б 09 G l/16,Ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

Раг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3485463/24-24 (22) 06.09.82 (46) 07.09.87. Бюл. № 33 (71) Казанский авиационный институт им. А. Н. Туполева (72) О. П. Валов, P. P. Вафин, Ю. Л. Масленников и Л. А. Муганцев (53) 681.327.11 (088.8) (56) Авторское свидетельство СССР № 520247, кл. G 06 К 15/20, 1975.

Патент США № 3812491, кл. G 06 F 3/14, опублик. 1978. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИЗОБРАЖЕНИЙ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ИНДИКАТОРА (57) Изобретение относится к вычислительной технике и может быть использовано для отображения информации на телевизионном экране. Цель изобретения — повышение точности и быстродействия устройства. Это достигается введением первого, второго и третьего блоков 4 — 6 постоянной памяти, вычислителя 2 характеристик и параметров формируемых изображений, первого, второго и третьего элементов И 7 — 9, формирователя кода подсветки строки, первого и второго коммутаторов 11, 12, распределителя импульсов 13, первого и второго регистров 14, 15 и триггера 16 и соответствующих функциональных связей. Изобретение позволяет синтезировать произвольное динамически управляемое изображение на телевизионном экране с заранее заданной точностью за счет представления изображения как совокупности динамически управляемых векторов, Ж окружностей и буквенно-цифровых символов. 2 ил.

1336092

Изобретение относится к вычислительной технике и может быть использовано для отображения информации на телевизионном индикаторе.

Цель изобретения — повышение точности и быстродействия устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 — алгоритм работы устройства.

Устройство содержит блок 1 оперативной памяти, вычислитель 2 характеристик и параметров формируемых изображений, блок 3 управления, первый 4, второй 5 и третий 6 блоки постоянной памяти, первый 7, второй 8 и третий 9 элементы И, формирователь 10 кода подсветки строки, первый 11 и второй 12 коммутаторы, распределитель 13 импульсов, первый !4 и второй 15 регистры и триггер 16.

Устройство работает следующим образом.

Файл, содержащий информацию, необходимую для формирования элементов изображения, может записываться в блок 1 оперативной памяти синхронно с частотой кадров растрового разложения, возможна также и асинхронная запись. Вычислитель 2 характеристик и параметров формируемых изображений служит для реализации девяти микропрограмм (фиг. 2), в том числе подготовки начальных условий (2 микропрограм мы), расчета точек синтезируемых векторов (2 микропрограммы), дуг окружностей (4 микропрограммы), микропрограмма обеспечения работы знакогенератора.

Блок 1 оперативной памяти может быть организован следуюшим образом. Общий обьем памяти должен быть порядка двух килобайт, где каждая ячейка памяти с

10 — 12-разрядным адресом должна иметь длину записываемого слова в 2 байта. Ячейки с адресами, где в старших разрядах адреса, начиная с девятого, записаны нули, хранят паспорта и атрибуты синтезируемых элементов изображения. Номер, записанный в паспорте, соответствует номеру подпрограммы для расчета того или иного элемента изображения (вектора, дуги окружности, строки буквенно-цифровых символов) . Атрибуты включают в себя информацию о цвете воспроизводимого элемента изображения, признак наличия или отсутствия мигания символа, знак наклона воспроизводимого элемента, который определяет конкретный номер микропрограммы: одной из двух при формировании векторов различного наклона и одной из четырех при формировании дуги окружности. В ячейках с адресами, где в старших разрядах, начиная с девятого, записаны коды, отличные от «О», хранится объектный модуль с адресом, соответствующим паспорту элемента изображения. Здесь хранятся значения координат начала и конца векторов и промежуточная информация, 5

55 необходимая для расчета координат точек элементов изображения. Устройство предназначено для создания изображения на растре с разрешающей способностью 256 X

X 256, 512 Х 551122, 1024 X 1024 элементов разложения, но точность для такого рода индикаторов достаточна при задании координат элементов изображения восьмиразрядными двоичными числами. При этом две координаты, например для вектора по оси ординат, могут быть записаны в одну ячейку блока 1 оперативной памяти.

Началу работы по расчету точек элементов изображения в строке предшествует этап подготовки данных, циклически повторяющийся каждые восемь строк. Этот этап заключается в следующем (микропрограмма подготовки данных, фиг. 2). Учитывая, что число паспортов формируемых элементов изображения может быть достаточно большим (от 128 до 1024), необходимо исключить перебор в каждой строке всех паспортов, требующий больших затрат времени.

При этом необходимо учесть, что число паспортов с элементами изображений, ординаты которых удовлетворяют условию

Ъ вЂ” Y>« Yg. (где У, 4- Yg — ординаты крайних точек элемента изображения, YT« — текущее значение ординаты на экране индикатора), как правило, не превышает более 10 — 30 /< от всех выводимых на экран. Большие затраты времени при переборе всех паспортов обусловлены большим временем выборки ординат элементов изображения из блока 1 оперативной памяти, так как объем памяти должен быть достаточно большим, что не позволяет использовать память с малым временем выборки.

С целью согласования быстродействия блока 1 оперативной памяти и вычислителя 2 в устройстве применен следующий алгоритм подготовки данных. С помощью блока 3 управления производится опрос ячеек в блоке 1 оперативной памяти, где записаны координаты Y,„, У,„, и по шестнадцатиразрядной шине данных с блока 3 управления они записываются в один из регистров вычислителя 2, а адрес исследуемой ячейки памяти, соответствующий номеру выбранного элемента изображения, записывается в младшие разряды другого регистра вычислителя, представляющего собой шестнадцатиразрядный сдвиговый регистр с параллельной записью информации. В следующий момент времени вычислитель 2 производит сравнение в соответствии с двойным неравенством Y„, У„„ Ъ,„, так как цикл повторяется каждые восемь строк, то при постоянных Y„„„, У«происходит восьмикратное сравнение этих ординат с Ут«последовательно изменяющимся от епt (Ът«/8) до епт (Ут«/8) + 8.

По окончании 8-кратного цикла сравнения в регистре сдвига вычислителя 2 в

1,33Lir192 восьми младших разрядах записан позиционный код, соответствующий наличию в случае одного из неравенств или отсутствию составляющих формируемого элемента изображения в данной строке. Номер этого элемента изображения после восьмикратного сдвига записан в старших восьми разрядах регистра сдвига вычислителя 2. В случае, когда число паспортов в блоке 1 оперативной памяти равно 512, то такой анализ при организации блока 1 оперативной памяти в два байта на каждую ячейку необходимо проводить для семи строк, а в случае

1024 паспортов — для шести строк, так как суммарное число бит запоминающего кода и адреса элемента изображения не может превышать 16-разрядность ячеек блока 1 оперативной памяти. Затем информация, записанная в регистре сдвига вычислителя 2, переписывается в специально отведенную область блока 1 оперативной памяти и данная процедура последовательно повторяется для всех элементов изображения.

В случае, если в позиционном коде, записанном в регистре сдвига вычислителя 2, для воспроизводимого элемента изображения записались все нули, т. е. элемент изображения не пересекается данными строками, перезапись информации с регистра сдвига вычислителя 2 в блок 1 памяти не производится. После проведения рассмотренной процедуры в отведенной области блока 1 оперативной памяти информация записывается в 0 — 40 ячейках. Учитывая, что процедуры сравнения и записи в регистре сдвига вычислителя 2 занимают небольшое время, то процесс восьмикратного сравнения и записи его результата может составлять время, равное времени выборки из блока 1 оперативной памяти, тем самым время, затрачиваемое на подготовку данных, уменьшается в несколько раз и может составлять время меньше длительности двух строк. В течение времени, приходящегося на остальные семь строк, этап подготовки данных не повторяется. При небольшом объеме исходных данных (число синтезируемых элементов изображения) можно отказаться от этапа подготовки данных и производить в каждой строке последовательный перебор ординат для всех синтезируемых элементов изображения, то такой алгоритм требует больших временных затрат.

В известном устройстве рассматривается алгоритм с еще большими требованиями к устройству по быстродействию, так как при его реализации необходима последовательная перестановка паспортов элементов изображения, например для векторов, в соответствии с углами их наклона. Для окружностей алгоритм подготовки данных вообще не производится, хотя он, в принципе, должен отличаться от случая формирования вектора. В предлагаемом устройстве такие отли4 чия Отс\ тствуют. 1 1ос зе этапа Iio ц Отовки данных происходит последовательный расчет элементов изображений в восьми строках, для которых эти данные проанализированы.

Расчет элементов изображения вычислителем 2 производится в соответствии е блоксхемой алгоритма (фиг. 2). Для этого с помощью блока 3 управления из соответствующих ячеек блока 1 оперативной памяти последовательно выбирается содержимое ячеек памяти, записанных на этапе подготовки данных, т. е. из соответствуюцц и ячейки выбирается шестнадцатиразрядный код, где в восьми разрядах записан номер символа, определяющий адрес нахождения паспорта этого символа, а также восемь разря5

x+r — — x; + ctg У, где у — угол наклона вектора с осью Х.

Координаты рассчитываются по выражению (1) вычислителем 2 только для тех векторов, для которых выполняются условия х;) xr., х;.и (x>> Р) или у;) у ; уьч (у, (3) где х ) х, у ) у — координатй вектора.

Как указывалось, проверка условия (3) производится на этапе подготовки данных.

Проверка условия (2) осуществляется в формирователе 10 кода подсветки строки.

55 дов позиционного кода, записанные в эти ячейки памяти единицы определяют наличие элементов данного символа в соответствующей строке. Эти восемь разрядов, предварительно записанные в один из регистров вычислителя 2, по команде с блока 3 управления проверяются на совпадение с кодом, поступающим с блока 3 управления. в котором единственное значение единицы находится в позиции, соответствующей номеру одной из восьми строк. При совпадении единиц в данном разряде, что соответствует наличию элементов данного символа в рассматриваемой строке, вычислитель 2 вырабатывает сигнал, который передается в блок 3 управления, вырабатывающий команду выборки паспорта символа из блока 1 оперативной памяти с адресом, равным номеру элемента изображения, записанному в старших разрядах соответствующего регистра вычислителя 2. Если этот паспорт соответствует вектору, то дальнейшая работа устройства идет в соответствии с блоксхемой алгоритма вычисления вектора (фиг. 2). Данный алгоритм реализуется в известном устройстве, управление отдельных узлов схемы, для последовательного

4Q выполнения алгоритма обеспечивается управляющими сигналами с блока 3 управления, в соответствии с которыми вычислитель 2 производит однократное суммирование при формировании координаты х,.i вектора для i+1 строки растра по известной координате х; для i-й строки. При этом используется реккурентное соотношение

1336092

При формировании вектора работа устройства осуществляется следующим образом.

Знак наклона вектора при выборке его паспорта кз блока 1 оперативной памяти настраивает блок 3 управления на выборку микропрограммы вектора соответствующего наклона. При этом вычислитель 2 переключается в режим сложения при положительном наклоне вектора и вычитания при отрицательном. Из блока 1 оперативной памяти информация записывается в соответствующие регистры вычислителя 2. В следующий момент в соответствии с алгоритмом построения вектора вычисляется хьч —— х; - t- ctg у. Значение хги записывается для хранения в блок 1 оперативной памяти, а также в счетчик адреса формирователя 10 кода подсветки строки. Значение хьч заносится в регистр форм ирователя 10. В счетчик последнего записывается из оперативного запоминающего устройства параллельным кодом величина Л х, равная количеству элементов строки, пересекаемых вектором. Это число определяется разрешающей способностью устройства (числом элементов разложения вдоль строки), углом наклона и выбранной толщиной вектора и хранится в блоке 1 оперативной памяти. Величина является исходной для устройства и может быть рассчитана по различным алгоритмам.

Например, Axi = Лх2 = (ctgy + 1)kd;

d с gg

X> — X + — г н

Dxз—

У! У2 где d — толщина вектора; — постоянный коэффициент; у — угол наклона вектора.

Выбор алгоритма определяется временными затратами грк расчете Лх и требованиями к структуре формируемого вектора. Наиболее хорошие характеристики дает реализация алгоритма в соответствии с формулой для Лхр, что позволяет получить меньшую модуляцию толщины вектора при его повороте. После установки начальных условкй начинается этап записи элементов строки, пересекающихся данным вектором, в первый регистр 14 или второй регистр 15, которые имеют объем памяти N„1, где

N„. — — число элементов разложения по строке.

Они работают поочередно через строку на запись и на считывание. Рассмотрим случай, когда регистр 14 работает в даную строку на запись, а регистр 15 на считывание. При этом оаспределитель 13 кмпульсов переключает первый коммутатор 11 на пропуск кодов со счетчика адреса формирователя 10, а регистр подключает на

55 запись. На выходе формирователя 10 формируется сигнал единицы, записывающийся последовательно в соответствии с изменением адресов в первый регистр 14 до тех пор, пока RS-триггер 16 не установится в положение «О» в момент, когда в процессе последовател ьного счета счетчик формирователя 10 устанавливается в положение «О». За это время счетчик адреса формирователя 10 выдает йх адресов. В другом случае триггер 16 устанавливается в «О» сигналом формирователя, который формируется в момент равенства кода счетчика адреса формирователя 10 со значением хг с выхода регистра. Сигнал с выхода триггера 16 подается в блок 3 управления и переводит его в режим расчета других элементов изображения.

Если элемент изображения является другой окружности, то его расчет в устройстве производится по алгоритму (фиг. 2).

В предлагаемом устройстве значение х; рассчитывается по формуле и,, = R — (К вЂ” . ) — для первого и второго квад антов, х; = + R — i — для третьего и четвертого квадрантов.

Причем дуга окружности разбивается при построении на несколько дуг, каждая из которых лежит в пределах одного квадранта.

Микропрограммы построения дуг в различных квадрантах в блоке 3 управления отличаются, как и в случае построения векторов различного канала, лишь знаком рассчитываемого х, для дуг, лежащих в двух верхних или нижних квадрантах. Такое разбиение окружности на дуги позволяет использовать рассмотренную структурную схему, осуществляющую построение на телевизионном экране векторов, для синтеза окружностей после этапа расчета х; в соответствии с выражениями (4) .

Расчет этих выражений осуществляется следующим образом. Паспорт дуги окружности, лежащей в одном квадранте, хранится в блоке 1 оперативной памяти. Учитывая, что в атрибуты для окружности входят координаты крайних точек дуги, то этап подготовки данных производится аналогично рассмотренному для вектора. Значение R записывается из блока 1 оперативной памяти в один из регистров вычислителя 2, а значение R — (i — 1) или i — 1 изменяется соответственно на К вЂ” 1 или íà i и записывается в другой регистр вычислителя 2, а также в соответствующую ячейку блока 1 оперативной памяти. Затем R — i (рассмотрим случай построения дуги, лежащей в верхней полуплоскости относительно центра окружности) проходит через вычислитель 2 и подается на первый блок 4 постоянной памяти с емкостью памяти 256- 16, выполняющий функции квадратора. С выхода первого блока 4 постоянной памяти получают шестнадцатиразрядный код, соответствующий

1336092

О

1+х

Xi х2 gp

Хз

Х4

Х5 а = 2 хо............1 I I

+1 хо

+ 2 О . .. . . . . . . . . .xp х

+ 2 (xp . х1+х1)..... Xi x2

+ 2 (хО х2) х2 хз

+.2 (хохз + х х2 + х2) ..хз х4

+ 2 (xpx4 + х хз)..... х4 х5

+ 2 (xpx5+ х i õ4+ õ2õç+ õç) х5 х5

+ 2 (xpx5+xix5+x2x4) .. х5 х2

+ 2 (Xpxy+XiX5+X2X5+

+ХЗХ4+Х4) ° ° .. Х2 Х5

+ 2 (...х!ху+хзх5+х4х5+

+Х5) Х2

+ 2 (....х2х7+хзх5+х4х5+х5)

+ 2 (.....хзх2+х4х5)

+ 2 (......Х4Х2+Х5Х5+Х5)

+ 2 з(.......х5х2)

+ 2" (.......X5X2+Xg)

+ 2 О.

Число (а+1) отличается от а на 2а+1, что в соответствии с нашим представлением числа в двоичной форме изменяет коэффициенты перед степенями, как показано 45 в первой колонке, число (а+Л), где Л = 0,5, отличается от а на а + О 25, так как дробной величиной можно пренебречь, учитывая, что работают с целыми числами, это изменяет коэффициенты перед степенями, как показано во второй колонке. Младший разряд в двоичном представлении для а — х равен соответствующему коэффициен2 ту при а, а второй разряд получается всегда нулевым. Увеличение а на единицу приводит к инвертированию значения õp. Следовательно, сложение с а некоторого Л может привести к ситуациям, когда в младшем разряде хо или хо. В случае инверсии хо это соответствует увеличению а на

40

7 (R — i), который записывается в регистр вычислителя 2. Затем последний производит расчет подкоренного выражения в соответствии с формулами (4). Затем производится вычисление подкоренного выражения.

Задача нахождения радикала осложняется большой разрядностью исходного числа. В устройстве предлагается решение, основанное на том, что точность нахождения значения радикала конечна и ограничивается значением наиболее близкого целого числа, т.е. при условии задания значения подкоренного выражения произвольным целым числом в интервале (0,2 ") значения подкоренного выражения берутся также целыми значениями в интервале (0,2") в соответствии с правилом а ((а + Л) ((а + 1) где а — целое число в инервале (0,2" ), Л (1.

Если Л С 0,5, принимают а + Л = а, Л ) 05 i а+Л= а+1.

Двоичное число а(0,2 ) можно записать 20 а = xp2 + х12 +...+х2 2, где xi = 1, значение а, возведя в квадрат можно представить единицу, а при неизменном хо это может означать, что либо Л (О 5 и необходимо принять решение а +д — а, либо h >1,5 и а + л — ъ. а + 2.

Для кода (а + 2) изменение значений для коэффициентов происходит в соответствии с третьей колонкой. Задача минимизации объема блока полупостоянной памяти преобразующего а - а заключается в выборе наименьшего числа старших разрядов а, позволяющих разделить все возможные значения для а. На основе рассмотренного можно показать, что при выборе границы раздела на восьмом разряде это разделение оказывается возможным для всех чисел от 16 до 256. Эта возможность заключается в том, что перенос в восьмом разряде, который может возникнуть при сложении с а числа а (вторая колонка), может привести к меньшему или равному коду в разрядах от восьмого до пятнадцатого с кодом для а2 + 2а и не может быть равным для а + 4а + 4 (третья колонка). Это объясняется тем, что в числе а2 коэффициенты при разрядах от двух до восьми не могут быть равными все единице, что приводит к «затуханию» переносов. Быстрое преобразование а — а осуществляется элементами

И 7 — 9 и блоками 5 и 6 постоянной памяти.

При этом разрядность блока 5 постоянной памяти может выбираться не менее 256 X 3, а блока 6 постоянной памяти — 256 X 8.

Учитывая, что младшие разряды чисел а и а равны, их можно не хранить в блоке постоянной памяти, а сразу же подавать на выход, а также использовать в качестве адресного разряда для блока 6 постоянной памяти, так как его семиразрядный входной код соответствует двум значениям а и а + 1, а коэффициент при младшем разряде х дает конкретное значение а. На практике удобно использовать оба кристалла постоянной памяти одинаковой разрядности. В этом случае четыре старших разряда входного шестнадцатиразрядного двоичного кода соответствующего подкоренному выражению, подается на инвертирующие входы первого элемента И 7, если во всех разрядах записаны «О», то на выходе второго элемента И 8 формируется сигнал единицы, разрешающий считывание информации в момент прихода сигнала считывания на первые входы элементов И 7 — 9 и запрещающий считывание с третьего блока 6 постоянной памяти. В противном случае, когда в старших четырех разрядах где-либо записана единица, считывание ведется с третьего блока 6 постоянной памяти. В качестве адреса на вход второго блока 5 постоянной памяти подаются следующие разряды кода числа подкоренного выражения

А — x, x4, xg х„х . х, х,, х„, х„, а для третьего блока 6 постоянной памяти х„ х, Xg, X Х44 X X Х 4 X4g.

1336092

Данный подход нахождения с ограниченной точностью значений аргумента может быть применен и для других монотонных функций. Значение радикала, полученного с выходов второго или третьего блоков постоянной памяти, записывается в один из регистров вычислителя 2, а в другой регистр записывается из блока 1 оперативной памяти значение координаты х окружности, затем вычислитель 2 определяет значение х = х„+. х,, которое затем записывается в соответствующий регистр вычислителя.

После этого вычисляется значение а х<, которое, как и в случае для вектора, может вычисляться несколькими способами. Например, просто рассчитывается ь х — — 15

= х; — х;, или в случае построения дуги с переменной толщиной конт ра считается значение х = — — t (R — d) — i)1 где d определяет ь х„. по формуле х, =

= х. — х;. Такой алгоритм увеличивает вре(20 мя расчета элементов изображения, включающих дуги окружностей, но при этом значительно улучшается качество формируемого изображения. Работа формирователя 10 кода подсветки строки для случая формирования дуги окружности не отличается от 25 ранее рассмотренной для формирования вектора. В счетчик формирователя заносится значение ьх,. В регистр формирователя заносится значение х„определяющее координату по оси х нижней точки дуги. В счетчик адреса формирователя заносится значение х,„, = х + х; и затем уже по рассмотренному алгоритму для вектора происходит запись в первый регистр 14 или второй регистр 15. В том случае, когда после подготовки данных при опросе блока 1 оперативной памяти встречается паспорт на построение строки, пересекающей знаки (буквы, цифры, мнемосимволы), их формирование обеспечивается при воздействии управляющих команд с блока 3 управления знакогенератором формирователя, который с при- 40 ходом из блока 1 памяти кодов знаков и номера строки развертки для знака или группы знаков, записанных в строку, последовательно производит выдачу позиционного кода знака. Номер строки развертки (координата Y„. ) предварительно из блока 1 оперативной памяти записывается в регистр формирователя. В это время формирователь пропускает сигнал с выхода знакогенератора.

При построении вектора и окружностей формирователь пропускает сигнал с выхода 50 триггера 16. Счетчик адреса формирователя служит для последовательного задания адресов первого регистра 14 или второго регистра 15, который работает в этот момент на считывание синхронно с ходом развертки телевизионного индикатора.

Триггер 16 служит для хранения информации с первого регистра 14 или второго регистра 15, так как после считывания информации в триггер 16 каждая из ячеек этих регистров под действием сигнала с распределителя 13 импульсов обнуляется, чем осуществляется подготовка ее к записи в следующей строке. Импульс, управляющий временем записи информации, в триггер 16 поступает с формирователя !О. Распределитель

13 импульсов служит для распределения этих импульсов под действием сигнала с блока управления на регистры 14 и 15 в качестве стирающих и для триггера в качестве записывающих.

Формула изобретения

Устройство для формирования изображений на экране телевизионного индикатора, содержащее блок управления, первый выход которого подключен к входу записичтения блока оперативной памяти, информационный вход которого является информационным входом устройства и соединен с информационным входом блока управления и первым выходом вычислителя характеристик и параметров формируемых изображений, первый информационный вход которого подключен к выходу блока оперативной памяти, а управляющий вход — к второму выходу блока управления, отличаюи1ееся тем, что, с целью повышения точности и быстродействия устройства, оно содержит первый, второй и третий блоки постоянной памяти, выходы и адресные входы которых подключены соответственно к второму информационному входу и второму выходу вычислителя характеристик и параметров формируемых изображений, первый, второй и третий элементы И, первые входы которых соединены с третьим выходом блока управления, выходы — с входами чтения первого, второго и третьего блоков постоянной памяти соответственно, а вторые входы — с вторым выходом вычислителя характеристик и параметров формируемых изображений, выходом первого и выходом второго элементов И соответственно, формирователь кода подсветки строки, информационный вход которого подключен к выходу блока оперативной памяти, а первый управляющий вход — к четвертому выходу блока управления, первый и второй коммутаторы, информационные входы которых соединены с первым и вторым информационными выходами формирователя кода подсветки строки, синхровход которого подключен к пятому выходу блока управления, распределитель импульсов, вход которого соединен с третьим информационным выходом формирователя кода подсветки строки и является информационным выходом устройства, первый и второй регистры, информационные входы которых подключены к выходам первого и второго ком мутаторов соответственно, синхровходы — к первому и второму выходам распределителя импульсов соответственно, а уп!

336092

Лодлрограппа дуга

По лрогропиа деклтор програппа

no0zomo&u данных

Подпрогропн цифр. оуко ннепоги долод

Выл д о

Вычисление Р, i l

Выл о сф/ оапи гь номера сипдола

Пересылка х код .жака

Выл R

Вычисление нг

Выооо ."; с пересылка п

Вычисление п.7апиго У „и Уг„

Вычисл сф/

Конец

Вычисление

Х ехр- VR /г

ПРойЕРка Нрп, У гпЕ("") ссУ д

Нонец Аа птенсгпа

Выэод Ау

Вычисл. Х кр = хц хокр

Аа

Непт

Вы&рка ко ,мака

3аписо позиционного кода

Выэоо хп

ВЫЧиСЛ: дХ-An - ХОк

Вы одн-ггимдола и позиционного кода ч"чу /

Определение д7 при отриц д Х я онe ц

Нонец

l7epeco»nn ад „„, аХ, Хп

Программы посппрогния гипбалод

Нонец

Составитель A. Горностаев

Редактор Н. Бобкова Техред И. Верес Корректор М. Демчик

Заказ 3807/48 Тираж 433 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 равляющие входы — к первому управляющему выходу формирователя кода подсветки строки, второй управляющий выход которого соединен с вторым информационным входом блока управления и триггер, информа* ционный вход которого подключен к выходам соответствующих разрядов первого и второго регистров, синхровход — к третьему выходу распределителя импульсов, а управляющий вход — к пятому выходу блока управления, причем выход триггера является стробирующим выходом устройства, а управляющие входы первого и второго коммутаторов соединены с первым и вторым выходами распределителя импульсов соответственно.