Интегральный четырехзначный d-триггер

 

Изобретение относится к импульсной технике и может быть использовано в устройствах многозначной логики. Целью изобретения является сокращение площади, занимаемой устройством при реализации на кристалле, уменьшение потребляемой мощности и повышение быстродействия. Поставленная цель достигается введением в устройство четырех переинжектирующих транзисторов 8,9,10 и 11 р-п-р-типа и выполнением его по предложенной схеме . Устройство также содержит шины: входную 1, тактовую 2, выходную 3 и питания 4; входной транзистор 5, тактирующий транзистор 6, промежуточный транзистор 7, все транзисторы п-р-птипа; три бистабильные ячейки с непосредственными связями, выполненные на п-р-п-транзисторах 12 и 13, 14 и 15, 16 и 17 соответственно; инжектирующий р-п-р-транзистор 18 и общую шину 19, Введение коллекторов обратной связи в транзисторы 5,12,14 и 16 обеспечивает коэффициент передачи, равный единице. 1 ил. (Л оо со 00 Ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

12 А1 (19) (11) ц)) 4 Н 03 К 3/29, 19/091

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 4052441/24-21 (22) 08,04.86 (46) 15.09,87. Бюл, )1 34 (71) Таганрогский радиотехнический институт им. В. Д, Калмыкова (72) Ю, И. Рогоэов, А. В. Ерохин и Н, И, Чернов (53) 621, 374 (088. 8) (56) Аваев Н. А. и др. Большие интегральные схемы с инжекционным питанием, М.: Сов. радио, 1977, с, 179, рис. 5. 13, Авторское свидетельство СССР

)1- 1100719, кл. Н 03 К 3/29, 1983, (54) ИНТЕГРАЛЬНЫЙ ЧЕТЫРЕХЗНАЧНЫЙ

D-ТРИГГЕР (57) Изобретение относится к импульсной технике и может быть использовано в устройствах многозначной логики, Цепью изобретения является сокращение плошади, занимаемой устройством при реализации на кристалле, умень— шение потребляемой мощности и повышение быстродействия, Поставленная цель достигается введением в устройство четырех переинжектирующих транзисторов 8,9,10 и 11 р-и-р-типа и выполнением его по предложенной схеме. Устройство также содержит шины: входную 1, тактовую 2, выходную 3 и питания 4; входной транзистор 5, тактирующий транзистор 6, промежуточный транзистор 7, все транзисторы и-р-итипа; три бистабильные ячейки с непосредственными связями, выполненные на и-р-и-транзисторах 12 и 13, 14 и

15 16 и 17 соответственно инжекти- с

Э 6 рующий р-и-р-транзистор 18 и общую шину 19, Введение коллекторов обратной связи в транзисторы 5,12,14 и 16 обеспечивает коэффициент передачи, С равный единице. 1 ил, I

1338012 ()

Изобретение относится к импульсной технике и может быть использовано в устройствах многозначной логики, Цель изобретения — сокращение площади, занимаемой устройством при реализации на кристалле, уменьшение потребляемой мощности и повышение быстродействия.

На чертеже приведена принципиальная схема интегрального четырехэначного D-триггера.

Интегральный четырехзначный D-триггер содержит входную 1, тактовую 2, выходную 3 шины и шину 4 питания, входной п-р-и-транзистор 5, тактирующий и-р-и-транзистор 6, промежуточный п-р-и-транзистор 7, первый 8, второй 9, третий 10 и четвертый 11 переинжектирующие р-п-р-транзисторы, первую, вторую и третью бистабильные ячейки с непосредственными связями, выполненные соответственно на первых и вторых и — р-п †транзистор

12 и !3; 14 и 15 16 и 17; инжектирующий р-и-р-транзистор 18 и общую шину 19, Шина 1 устройства соединена с базой и первым коллектором транзистора 5, тактовая шина 2 соединена с базой тактирующего транзистора 6, первый коллектор которого соединен с эмиттером транзистора 11, коллектор которого соединен с базой транзистора 7, первый коллектор которого соединен с вторым коллектором транзистора 5 и эмиттером транзистора 8, эмиттер транзистора 9 соединен с третьим коллектором транзистора 5 и вторым коллектором транзистора 7, третий коллектор которого соединен с четвертым коллектором транзистора 5 и эмиттером транзистора 10, коллектор транзистора 8 соединен с базой и первым коллектором транзистора 12, коллектор транзистора 9 — с базой и пер. вым коллектором транзистора 14, кол— лектор транзистора 10 — с базой и первым коллектором -транзистора 16, вторые коллекторы транзисторов 12, 14 и 16 объединены с выходной шиной

3, третьи коллекторы транзисторов

12, 14 и 16 соединены соответственно с базами транзисторов 13, 15 и 17, коллекторы транзисторов 13, 15 и 17 соединены соответственно с базами транзисторов 12, 14 и 16, с второго по седьмой коллекторы транзистора

6 соединены соответственно с базами транзисторов 12-17, эмиттер инжектирующего транзистора 18 соединен с шиной 4 питания, а соответствующие коллекторы — с эмиттерами переинжектирующих транзисторов 8-11, с базами транзисторов 12-17 и выходной шиной 3, эмиттеры п-р-п-транзисторов

5,6,7,12-16 и базы р-и-р-транзисторов 8-11, 18 соединены с общей шиной

l9, В эмиттеры транзисторов 8-11 задаются соответственно "1,0", "2.0"

"3.0"; 1.0" уровней тока, в базы транзисторов 12,14,16 — по "1,5" уровня тока, в базы транзисторов 13, 15,17 — "1,0" уровень тока, в выходную шину — "3,0" уровня тока.

Значения тока обеспечиваются соотношением геометрических размеров коллекторных и эмиттерных областей р-п-р-транзисторов, Введение коллекторов обратной связи в транзисторы 5.!2,14,16 обеспечивает эффективный коэффициент передачи, равный единице, Триггер работает следующим образом, В режиме хранения на тактовой шине имеется сигнал низкого логического уровня. В этом случае транзистор 6 закрыт, а транзистор 7 насыщен, последний через свои коллекторы отбирает токи, инжектируемые в эмиттеры транзисторов 8 — 10. Поэтому бистабильные ячейки находятся в режиме хранения. Предположим, что транзисторы 13, 15, 17 насыщены, тогда транзисторы 12,14,16 закрыты, следовательно, в выходную шину инжектируется ток, равный трем дискретам. Выходной сигнал хранится до прихода тактового импульса. Изменение входного сигнала не влияет на состояние триггера, С приходом тактового импульса устройство переходит в режим записи.

Подача на транзистор 6 сигнала высокого логического уровня приводит к его отпиранию.

С отпиранием транзистора 6 через время задержки, равное времени срабатывания транзисторов !1 и 7 (транзистор 11 здесь выполняет функцию элемента задержки, назначение которого будет пояснено ниже), происходит эапирание транзистора 7, который уже не отбирает с эмиттеров транзисторов 8,9,10 токи, токи с

1338012

40 эмиттеров указанных транзисторов отбираются через коллекторы входного транзистора 5; так как транзистор 6 насыщен, то происходит заливание вс> õ транзисторов 12-17 бистабильных ячеек, Обязательным условием работоспособности схемы является равенство входных емкостей (С ) и пороговых 10

t>x напряжений отпирания транзисторов 1217. Это легко обеспечивается, так как они формируются в одном технологическом процессе на одном кристалле. Тогда время заряда входной 1 емкости транзисторов бистабильной ячейки (C> =Б„ С „ /I) зависит от значения их входйых токов. Если обеспечить такой режим, при котором входные токи (по окончанию тактового им в 20 пульса) транзисторов неидентичны, то быстрее открывается и перехватывает базовый ток другого транзистора, тот транзистор, у которого входной ток больше. 2 ">

Предположим, что на входную шину 1 подается ток, равный одному дискрету, в этом случае с змиттеров транзисторов 8>9 и 10 отбирается по одному дискрету тока. Следовательно, в базы транзисторов 12,14 и 16 инжектируется ток соответственно равный одному> двум и трем дискретам (суммарный, с учетом тока Т инжектируемого непосредственно в базы этих тран35 эисторов). Поэтому по окончании тактового импульса (так как транзистор

6 закроется быстрее, чем откроется транзистор 7 и закроется транзистор 11) быстрее открываются и перехватывают базовые токи вторых транзисторов триггеров транзисторы 13, 14,16 (так как их базовые токи больme чем базовые токи транзисторов

12,15,17). Следовательно, бистабильные ячейки по заднему фронту тактового импульса устанавливаются соответственно в единичное (транзистор 12 закрыт), нулевое и нулевое состояния (транзисторы 14 и 16 открыты). Через время, равное времени срабатывания транзисторов 11 и 17, которое больше суммарного времени срабатыВания транзистора 6 и установки бистабильных ячеек, эмиттерные токи транзисторов

8 — 10 отбираются коллекторами транзистора и устройство переходит в режим хранения. Так как транзисторы 14 и 16 открыты, а их входные токи равны одному дискрету, то через коллекторы транзисторов 14 и 16 с выходной шины отбирается суммарный ток, равный двум дискретам, а выходной ток равен одному дискрету тока (выходной ток равен входному току).

Если входной ток (в режиме записи) равен двум дискретам, то входные токи транзисторов 12, 14 и 16 соответственно равны Io, Io и 2 Io> а так как входные токи (1.5 T ) транзисторов 13 и 15 больше входных токов транзисторов 12 и 14, то по заднему фронту тактового импульса быстрее открываются транзисторы 13, 15 и 16, последний быстрее открывается, так как его входной ток (2 I,) больше входного тока транзистора 17 (1 ° 5 Io), поэтому с выходной шины 3 отбирается лишь один дискрет тока транзистором 16. Выходной сигнал равен двум дискретам тока и т,д °

Ф о р м у л а и з о б р е т е н и я

Интегральный четырехзначный Р-триггер, содержащий промежуточный п-р-итранзистор, три бистабильные ячейки, каждая из которых выполнена на двух п-р-п-транзисторах с непосредственными связями, вторые коллекторы вторых и-р-и-транзисторов соединены с выходной шиной и первым коллектором инжектирующего р-п-р-транзистора, третьи коллекторы вторых транзисторов бистабильных ячеек соединены соответственно с базами своих транзисторов, база и первый коллектор входного и-р-и-транзистора соединены с входной шиной, база тактирующего и-р-итранзистора соединена с тактовым входом, эмиттер инжектирующего р-ир-транзистора — с шиной питания, с второго по седьмой коллекторы соединены соответственно с базами п-р-итранзисторов бистабильных ячеек, эмиттеры всех и-р-и-транзисторов и база инжектирующего р-и-р-транзистора соединены с общей шиной, о т л и— ч а ю шийся тем, что, с целью сокращения площади, занимаемой устройством при реализации на кристалле, уменьшения потребляемой мощности и повышения быстродействия, введены четыре переинжектирующих р-п-р-транзистора, эмиттеры первого, второго и третьего переинжектирующих р-и-ртранэисторов соединены соответствен1 338012 жуточного п-р-п-транзистора, Составитель А. Янов

Редактор Н. Киштулинец Техред В.Кадар Корректор tI. Бескид

Заказ 4142/53 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 но с вторым, третьим и четвертым коллекторами входного и-р-и-транзистора, соответственно с первым, вторым и третьим коллекторами промежу5 точного п-р-и-транзистора и восьмым, девятым и десятым коллекторами р-ир-инжектирующего транзистора, а эмиттер четвертого переинжектирующего р-и-р-транзистора — с первым коллектором тактирующего п-р-п-транзистора и одиннадцатым коллектором инжектирующего p-n-p-транзистора, коллекторы первого, второго, третьего и четвертого переинжектирующего р-п-р-транзистора соединены соответственно с базами вторых п-р-и-транзисторов бистабильных ячеек и проме