Устройство для формирования сигналов прерывания

 

Изобретение относится к автома-, тике и вычислительной технике и может быть использовано при проектировании вычислительных систем. Цель изобретения - повьшение быстродействия путем уменьшения времени реакции на запрос более низкого приоритета после обслуживания прерьшания более -o20 с (Л 00 4 05 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sg 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГО

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4068258/24-24 (22) 03.03.86 (46) 30.09.87. Бюл. N- 36 (72) В.П. Улитенко, Г.Н. Тимонькин, В.С. Харченко, Н.П. Благодарный, С.Н. Ткаченко и Б.О. Сперанский (53) 681.3(088.8) (56) Заявка Японии У 55-3735, кл. G 06 F 3/00, опублик. 1980.

Авторское свидетельство СССР

Ф 1142836, кл. С 06 F 9/46, 1983. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

СИГНАЛОВ ПРЕРЫВАНИЯ (57) Изобретение относится к автома-, тике и вычислительной технике и может быть использовано при проектировании вычислительных систем. Цель изобретения — повышение быстродействия путем уменьшения времени реакции на запрос более низкого приоритета после обслуживания прерывания более

П родолжение таблицы

-я

О 1 О О

О 1 О

О 1 1

О 1 1 1 о о о

1 О О 1

1 О 1

1 О 1

1 1 О О

25 1

1 О 1

1 1 1 О

1 1 1

30 высокого приоритета. Устройство.для формирования сигналов прерываний содержит регистр 1 прерываний, регистр

2 кода периферийного устройства, и элементов 3 запрета (n — число запросных входов устройства), n i элементов ИЛИ 4, мультиплексор 5, генератор 6 импульсов, первый — третий триггеры 7-9, дешифратор 10, приори1

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем.

Цель изобретения — повышение быстродействия устройства.

На чертеже приведена функциональная схема устройства.

Устройство содержит регистр 1 прерываний с выходами 1.1-1.п, регистр 2 кода прерывающего устройства, группу запрета 3.1-3.п, элементы ИЛИ 4.14.(n-1), мультиплексор 5, генератор

6 импульсов с первым — третьим выходами 6.1-6.3, первый — третий триггеры 7-9, дешифратор 10 с первым—

n"ì выходами 10.1-10.п, приоритетный шифратор 11, первый — третий элементы И 12-14, элемент ИЛИ-НЕ 15, вход

16 циклического опроса устройства, вход 17 готовности устройства, входы 18 прерываний устройства, выход

19 кода периферийного устройства, выход 20 сигнала прерывания устройства.

Приоритетный шифратор 11 служит для формирования кода периферийного устройства, требующего прерываний, имеющего в текущий момент времени наивысший приоритет, и может быть выполнен, например, на базе микросхемы К 580 ИВ 165. Например, для и 4 таблица соответствия, описывающая функционирование шифратора 11„ имеет следующий вид.

Входные сигналы . Выходные сигналы

0 О О 1 О О 1

О О 1 О О 1 О тетный шифратор 11, первый — третий элементы И 12-14, элемент ИЛИ-НЕ 15.

Устройство позволяет уменьшить время реакции на запрос более низкого приоритета после обслуживания прерывания более высокого приоритета и может работать как в режиме приоритета опроса, так и в режиме циклического опроса. 1 ил., 1 табл.

Входные сигналы Выходные сигналы

5 О О t 1 0 О 1

О 1 1

О О 1

О 1 О

О О 1

1 О 0

О О 1

О 1 О

О О 1 .О 1 1

О О 1

О 1 О.

О О 1

Устройство для обработки прерываний может работать в режимах: приоритетный опрос; циклический опрос.

В режиме приоритетного опроса на

35 входе 1 6 сигнал отсутствует. Генератор б формирует на выходах 6. 1-6. 3 последовательности импульсов Т 1, Т 2 и Т 3. По первому импульсу последовательности Т1 подтверждается нулевое состояние триггера 8, а триггер 7 переходит в единичное состояние, так

При поступлении с выхода 6.2 генератора 6 первого импульса последовательности Т2 на выходе элемента

И 12 появляется импульс. Этот импульс поступает на вход синхронизации триггера 9 и подтверждает нулевое состояние последнего (на D-вход триггера 9 поступает нулевой сигнал).

При поступлении с выхода 6.3 гене-50 ратора 6 первого импульса последовательности ТЗ на выходе элемента И 13 появляется импульс, открывающий по заднему фронту регистр 2. При этом в регистр 2 с выходов шифратора 11 за- 55 писывается код периферийного устройства с наивысшим пРиоритетом, требующего прерывания. С выходов регистра 2 код поступает на выход 19 устройст45

13416 как на D-вход последнего с входа 17 поступает сигнал. Кроме того, в регистр 1 с входов 18 записываются сигналы прерываний, которые поступают на информационные входы мультиплексора 5

5 и на первые входы элементов запрета 3.1-3.п (сигнал с выхода 1.1. Регистра 1 поступает на первый вход элемента запрета 3.1 и т.д.).

Так как после включения устройст- 10 ва все его элементы памяти (триггеры 7, 8 и 9 и регистры 1 и 2) находятся в нулевом состоянии, то после первого импульса последовательности

Т1 (при наличии сигнала на входе 17) триггер 7 переходит в единичное состояние и в регистр 1 записываются запросы на прерывание. Сигналы с выходов регистра 1, соответствующих периферийным устройствам, требующим 20 в текущий момент времени прерывания процессора, через открытые по второму входу соответствующие элементы запрета 3.1-3.п поступают на приоритетный шифратор 11. Например, если требуют обслуживания третье и пятое периферийные устройства, то в 3 и 5 разрядах регистра 1 записаны единичные сигналы, которые через элементы запрета 3.3 и 3.5 поступают на шифра- З0 тор 11. Шифратор 11 на своих выходах формирует код периферийного устройства с наивысшим приоритетом, требующего в текущий момент прерывания процессора (для рассматриваемого приме- 35 ра в соответствии с таблицей на .выходе шифратора 11 формируется код 011) °

С выхода шифратора 11 код поступает на D-входы регистра 2 и на входы элемента ИЛИ-НЕ 15. 40

40 4 ва, на управляющий вход мультиплексора 5 и на дешифратор 10. При этом сигнал запроса прерывания от периферийного устройства с наивысшим приоритетом с соответствующего выхода

1.i регистра 1 через мультиплексор 5 поступает на выход 20 устройства.

Для рассмотренного выше примера в регистр 2 записывается код 011, а сигнал с выхода 1.3 регистра 1 поступает через мультиплексор 5 на выход 20 устройства. Получив с выхода 20 устройства сигнал прерывания, а с выхода 19 код прерывающего периферийного устройства, процессор снимает сигнал готовности с входа 17 устройства и приступает к обработке прерывания.

В процессе обработки прерывания устройство функционирует следующим образом. Прерывающее устройство, к обслуживанию которого приступает процессор, снимает сигнал прерывания с входов 18 устройства. При поступлении импульсов последовательности

Т 1 в регистр 1 записываются сигналы прерываний от периферийных устройств и триггеры 7 и 8 переходят в нулевое состояние (сигналы на входах 16 и 17 отсутствуют). Так как триггер 7 находится в нулевом состоянии, то импульсы последовательностей Т 2, ТЗ на выходы элементов И 12 и 13 не поступают. На выходе 20 сигнал отсутствует, а на выходе 19 информация не изменяется.

После обработки прерывания процессор выдает на вход 17 сигнал готовности к обработке очередных прерываний. При поступлении очередного импульса последовательности Т1 триггер 7 переходит в единичное состояние и устройство приступает к обработке следующего прерывания от периферийного устройства, имеющего в текущий момент времени наивысший приоритет.

При отсутствии сигналов прерывания от периферийных устройств на выходе шифратора 11, а следовательно, и на выходах 19 и 20 устройства сигналы отсутствуют.

В режиме циклического опроса устройство функционирует следующим образом. При готовности процессора к обслуживанию прерываний на входы 16 и 17 поступают сигналы готовности процессора к обслуживанию прерываний.

1341640

При поступлении первого импульса последовательности Т1 с генератора 6 триггеры 7 и 8 переходят в единичное состояние, триггер 9 — в нулевое состояние, а в регистр 1 записываются сигналы прерываний от периферийных устройств (например, от первого, пятого и седьмого устройств).

Так как перед началом работы в этом режиме триггер 9 находится в нулевом состоянии, то на выходе элемента И 14 появляется единичный сигнал.

При этом дешифратор 10 открывается по управляющему входу. Сигналы с выхода дешифратора 10 закрывают по второму входу элементы запрета З.j 3.1 (j код периферийного устройства, записанный в регистре 2) ° Сигналы с выходов 1.1-1..п регистра 1 через элементы запрета 3 (j+1) — З.п поступают на входы шифратора 11. На выходе шифратора 11 формируется код периферийного устройства с наивысшим приоритетом (для рассматриваемого примера это первое устройство, в регистре 2 записан нулевой код) и код 001.

Далее устройство при обслуживании запроса функционирует аналогично указанному выше алгоритму. При поступлении очередного импульса последовательности ТЗ код 001 записывается в регистр 2.- Далее устройство функционирует аналогично указанному алгоритму для режима приоритетного опроса. При поступлении от процессора сигнала готовности на вход 17 устройство приступает к обслуживанию

-следующего периферийного устройства (для рассматриваемого примера пятого)

Аналогично указанному алгоритму на выходе 19 устройства формируется код 101.

После обслуживания процессором прерывания от пятого периферийного устройства предлагаемое устройство может обслуживать прерывания от уст- ройств, приоритет которых ниже, так как сигналы прерываний от первого— пятого устройств в режиме циклического опроса маскируются элементами запрета 3.1-3.5 и на шифратор 11 не поступают.

Для рассматриваемого примера следующим обслуживается прерывание от седьмого устройства.

После обслуживания периферийного устройства с наименьшим приоритетом сигналы на входе шифратора 11 отсутствуют. При этом по очередному импульсу последовательности Т2 триггер 9 переходит в единичное состояние. При этом сигнал на выходе элемента И 14 исчезает и на выходах дешифратора 10 сигналы отсутствуют.

Элементы запрета 3.1-3.п открываются по вторым входам. На шифратор 11 при этом поступают сигналы с выхо10 дов 1. 1-1.п регистра 1. По очередному импульсу последовательности Т 3 в регистр 2 записывается код периферийного устройства, требующего прерывания и имеющего в текущий момент

15 времени наивысший приоритет. Далее в этом реяжме устройство функционирует аналогично указанному алгоритму.

2р Если необходимо обработать несколько прерываний подряд от одного периферийного устройства, то на выход 20 устройства с регистра 1 постоянно поступает сигнал прерыва25 ния до тех пор, пока оно не будет обслужено. Процессор выдает на вход

17 устройства сигнал готовности толь- ко при отсутствии сигнала на выходе

20 устройства.

Формула изобретения

Устройство для формирования сигналов прерывания, содержащее первый 5 и второй триггеры, генератор импульсов, дешифратор, первый — третий элементы И, мультиплексор опроса, регистр прерываний, причем входы прерываний устройства соединены с соответ40 ствующими входами регистра прерываний, выходы которого соединены с информационным входом мультиплексора опроса, вход готовности устройства соединен с D-входом первого триггера, 45 выход которого соединен с первыми входами первого и второго элементов

И, вход циклического опроса устройства соединен с D-входом второго триггера, выход которого соединен с пер5р вым входом третьего элемента И, первый и второй выходы генератора импульсов соединены с вторыми входами первого и второго элементов соответственно, о т л и ч а ю щ е е с я

55 тем, что, с целью повьппения быстродействия, в устройство введены регистр кода периферийного устройства, третий триггер, группа элементов запрета, приоритетный шифратор, с пер13416

Составитель N. Сорочан

Редактор М. Дылын Техред И.Дидык Корректор Н. Король

Заказ 4437/52 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР э по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 вого по (и-1)-й элементы ИЛИ (n— число запросов прерывания), элемент

ИЛИ-НЕ, причем третий выход генератора импульсов соединен с входами синхронизации регистра прерываний, первого и второго триггеров, R-входом третьего триггера, х, — и выход регистра прерываний (i=i,n) соединен с информационным входом i-го элемента запрета группы, группа выходов кото- 1О рого соединена с группой входов приоритетного шифратора, группа выходов которого соединена с группой входов элемента ИЛИ-НЕ и с группой информационных входов регистра кода периферийного устройства, группа выходов которого соединена с группой выходов кода периферийного устройства и с группой информационных входов дешифратора, j-й выход которого (j=1,(n-1) 20 соединен с первым входом j-ro элемента ИЛИ, выход первого элемента ИЛИ соединен с управляющим входом первого элемента запрета группы, выход К-ro элемента ИЛИ (К=2,(n-1)) соединен с

40 8 вторым входом (К-1)-го элемента ИЛИ и с управляющим входом К-ro элемента запрета группы, и-й выход дешифратора соединен с вторым входом (и-1)-го элемента ИЛИ и с управляющим входом

n-ro элемента запрета группы, выход первого элемента И соединен с входом синхронизации третьего триггера, выход второго элемента И соединен с входом синхронизации регистра кода периферийного устройства, выход элемента

ИЛИ-НЕ соединен с D-входом третьего триггера, инверсный выход которого соединен с вторым входом третьего элемента И, выход третьего элемента

И соединен с управляющим входом дешифратора, выход мультиплексора опроса является выходом сигнала прерывания устройства, группа выходов регистра прерываний соединена с группой информационных входов мультиплексора, группа кодовых входов которого соединена с группой выходов регистра кода периферийного устройства.