Интерполятор

 

Изобретение относится к вычислительной технике и может быть использовано для воспроизведения функций при вьшоде информации н а электронно-лучевые трубки, графопостроители и исполнительные механизмы в управляющих вычислительных машинах, а также в качестве программируемого генератора функций или генератора сигналов. Целью изобретения является повышение точности за счет формирования функций времени с переменным шагом интерполирования . Устройство содержит блок управления 23, блок памяти 34, сумматоры 3, 4, 13, 17, 18, 21, ключи 5-7, 11, 12, 16, 19, 20, цифровые управляемые сопротивления 14, запоминающие элементы 8, интеграторы 15, 22, цифроаналоговый преобразователь 1,. формирователь синхросигнала 33, счетчик адреса 35, регистр 36. Положительный эффект достигается за счет формирования периодических и непериодических функций времени, аппроксимированных полиномом Ньютона порядка m с переменным шагом интерполирования. 2 ил. Q (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51)4 С 06 С 7 30

OflHCAHHE ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 4031 695/2 4-24 (22) 03.03. 86 (46) 15.10,87. Вюл. 9 38 (71) Институт кибернетики им. В.И.

Глушков а (72) В.Н.Коробейников, A,Ô.Êóðãàåâ и В.Я.Масловский (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

Ф 480094, кл. G 06 С 7/30, 1973.

Авторское свидетельство СССР

У 698012, кл. С 06 G 7/30, 1978, Авторское свидетельство СССР

В 765821, кл. G 06 G 7/30, 1978. (5 4) ИН ТЕРПОЛЯ ТОР (57) Изобретение относится к вычислительной технике и может быть использовано для воспроизведения функций при выводе информации на электронно-лучевые трубки, графопостроители и исполнительные механизмы в управляющих вычислительных машинах, а также в качестве программируемого генератора функций или генератора сигналов.

Целью изобретения является повышение точности за счет формирования функций времени с переменным шагом интерполирования. Устройство содержит блок управления 23, блок памяти 34, сумматоры 3, 4, 13, 17, 18, 2 1, ключи 5-7, 11, 12, 16, 19, 20, цифровые управляемые сопротивления 14, запоминающие элементы 8, интеграторы 15 22, цифроаналоговый преобразователь 1,. формирователь синхросигнала 33, счетчик ,адреса 35, регистр 36. Положительный эффект достигается sa счет формирования периодических и непериодических функций времени> аппроксимированных полиномом Ньютона порядка m с переменным шагом интерполирования . 2 ил.

1345217

0, > (j-1)!, k 1, j p k где С

55 д 1Х вЂ” приращение функции X(t) порядка j = 1, m;

Изобретение относится к вычислительной технике и может быть использовано для воспроизведения функций

1 при выводе информации на ЗЛт графоУ построители и исполнительные механизмы В управляющих вычислительных маши-нах, а также B качестве программируемого генератора функций или генератора сигналов. 10

Цель изобретения — повышение точности за счет формирования функций времени с переменным шагом интерполирования.

На фиг, 1 показана блок-схема интерполятора; на фиг. 2 — блок управ.ления, Интерполятор содержит цифроаналоговый преобразователь 1 с выходом 2, сумматоры 3, входной сумматор 4, ключи 5-7, запоминающие элементы 8-10, ключи 11 и 12, дополнительные сумма— торы 13, цифровые управляемые сопротивления 14, интеграторы 15, разрядные ключи 16, сумматоры 17 и 18 нелинейности, ключи 19 и 20, выходной сумматор 2 1, выходной интегратор 22, блок 23 управления, информационные входы 24, тактовый вход 25, выход 26 интерполятора, управляющие выходы 2730, вход 31 запроса информации, вход

32 синхросигналов, формирователь 33 синхросигналов, блок 34 памяти, счетчик 35 адреса, регистр 36.

Блок управления содержит элемент 35

37 задержки, триггеры 38 и 39, элементы И 40-42, элементы HE 43 и 44, регистры 45 и 46, элемент ИЛИ 47, счетчик 48, блоки элементов И 49 и 50.

Работа интерполятора основана на формировании периодических и непериодических функций времени, аппроксимированных полиномом Ньютона порядка

m с переменным шагом интерполирования, представленным в степенной форме 45

РП Щ

Х(Г) = X(t. ) +, (--) ° (-1) + X" х (-1)"

1-. К х -т — С.к 9 1

j I 1

Х (t) — значение функции X(t) ! достигнутое на выходе 26 к моменту начала i+1-го (моменту окончания i — го) шага интерполирования;

Т. — величина i-ro шага интер-! полирования, кратная длительности минимального шага Т интерполирсвания, Интерполятор работает следующим образом.

Информация в виде функции Х(t) с входа 24 поступает на регистр 36, в соответствии с которой цифроан алоговый преобразователь 1 в ответ на каждый сигнал запроса информации, поступающий с выхода 31 блока 23 управления, формирует на выходе 2 ступенчатое значение воспроизводимой функции

Х (t). Сигнал запроса информации с входа 31 поступает на счетный вход счетчика 25 и увеличивает его содержимое н а " 1", Новый совместный код счетчика 35 и регистра 36 поступает на вхсды блока 34 памяти, который формирует на выходах 30 код очередного шага. интерполирования, а на других выходах— код ступенчатого значения Х.функции !

X(t), которое преобразуется цифроаналоговым преобразователем, Однс временно с этим (с небольшой задержкой во времени относительно сигнала на входе 31) формирователь 33 формирует на выходе короткий синхросигнал, который поступает в блок 23 управления.

Значение Х (t) должно быть достиг1 нуто на выходе 26 интерполятора к моменту окончания следующего шага

Т „ интерполирования,при условии со.— провождения синхросигналом. Код очередного 111ага Т,, интерполирования принимается в блок 23 управления, а значение функции Х„,(t) поступает на вход сумматора 4, в котором вычисляется разность между этим значением и значением функции на выходе 26 интерполятора.

Под действием управляющих сигналов на выходах 27 и 28 управления в течение одного шага интерполирования (например, четного) замкнуты ключи 5 и разрядные ключи 16 всех нечетных цепочек (на фиг. 1 — ниже сумма..ора 4), а также ключи 6, 12 и 20, а разомкнуты ключи 5 и разрядные ключи 6 четных цепочек и ключи 7, 11 и 19. В течение следующего (например, нечетно3 13452

ro) шага интерполирования состояния ключей изменяются — ключи 5 и разрядные ключи 16 первой и последующих нечетных цепочек и ключи 6, 12 и 20 разомкнуты, а ключи 5 и разрядные ключи 16 четных цепочек и ключи 7, 11 и 19 — замкнуты, В четные интервалы времени интеrраторы 15 первой и последующих нечет- 1О ных цепочек с помощью ключей 16 устанавливаются в начальное состояние, а их запоминающие элементы 8 ключами 5 подключаются к выходам сумматоров 3.

Четные цепочки в четные интервалы времени через сумматор 18 и ключ 20 подключаются к входу выходного сумматора 21.

Таким образом, в четные интервалы времени происходит подготовка к работе первой и последующих нечетных цепочек — начальная установка их интеграторов 15 и запоминание на элементах 8 значений приращений функции

X(t), поступающих с выходов соответствующих сумматоров 3, а четные цепочки в эти периоды времени участвуют в формировании значения функции

X(t) на выходе 26, В нечетные интервалы времени происходит подготовка к работе четных цепочек, в то время как первая и последующая нечетные цепочки участвуют в формировании значения функции Х(с) на выходе 26, При этом на выходе сумматора 4 вырабатывается текущее значение разности между ступенчатым значением функции на выходе 2 цифроаналогового преобразователя 1 и значением Аункции Х(с) на выходе 26 интерполятора, т.е. первое приращение для следующего шага интеполирования, которое в течение четного интервала времени запоминается в,элементе 9, а в нечетные интервалы времени — в запоминающем элементе 10, Второе приращение функции Х(г} формируется в четные интервалы времени на выходе сумматора 3 первой цепочки и запоминается в элементе 8

50 этой же цепочки, а в нечетные интервалы времени — формируется на выходе сумматора 3 второй цепочки и запоминается в ее элементе 8.

Аналогично на выходе сумматора 3

;последней нечетной цепочки в четные интервалы времени формируется текущее значение приращения ш+1-го порядка, как разность между текущими значения17

4 ми приращения m-го порядка, формируемыми на выходе сумматора 3 предпоследней нечетной цепочки, и значением приращения m-го порядка с выхода элемента 8 предпоследней четной цепочки, запомненным в нем в предыдущем интервале времени.

С выходов сумматора 3 нечетных цепочек приращения функции соответствующего порядка через замкнутые ключи

5 поступают на запоминающие элементы

8 этих же цепочек и в течение четного интервала времени запоминаются в них.

В момент окончания текущего (Т )

1 четного шага интерполирования в запоминающемм э леме н те 9 содержится в еличина первого приращения aX(t,. „t. ) -"

= X(t. ) — X(t, ) функции X(t), а в запоминающих элементах 8 первой и других нечетных цепочек — соответственно второе и высшие приращения функции X(t) л X(t...t,,t,) = лХ(а.,с,- )

Текущий шаг интеполирования оканчивается изменением состояний управляющих сигналов на выходах 27 и 28 блока 23 управления, что приводит к размыканию ранее замкнутых ключей и замыканию разомкнутых и обеспечивает. фиксацию запомненных приращений в соответствующих запоминающих элементах 9 и 8 первой и других нечетных цепочек.

В течение этого же четного шага

Т. интерполирования интегратора 15

1 четных цепочек интегрируют (с постоянной времени, определяемой кодом на выходах 29 блока 23 шага интерполирования) значения приращений функции

X(t), поступающих с выходов запоминающих элементов 8 четных цепочек через дополнительные сумматоры 13 и цифровые управляемые сопротивления 14 на входы соответствующих интеграторов

15. С выхода сумматора 18 нелинейная составляющая через открытый ключ 20 поступает на соответствующий вход выходного сумматора 21, где суммируется с первым приращением, и с выхода сумматора 2 1, умноженная в блоке 14

4а константу, обратную текущему шагу

:интерполирования, поступает на вход интегратора 22.

5 134 >2

Во время следующего (нечетного) шага Т,, интерполирования, в резуль1 1 тате переключения всех ключей из замкнутого состояния в разомкнутое и наоборот, функции цепочек изменяются.

Каждое изменение управляющих сигналов на выходах 27 и 28 сопровождается изменением кода на выходе 29 блока

23 управления, определяющего измене. ние шага интерполирования, Таким образом, аппроксимация функции X(t) выполняется с переменным шагом в со. ответствии с интерполяционным полиномом Ньютона.

Блок 23 управления работает следующим образом.

Пусть, например, к моменту прихода на вход 25 очередного тактового сигнала триггер 38 находится в состоянии "0" на выходе 28 — сигнал управления, поддерживающий разомкнуты— ми ключи 5 и 16 четных цепочек и ключи 7, 11 и 19, а на выходе 27 — сигнал управления, поддерживающий замкнутыми ключи 5 и 16 нечетных цепочек и ключи 6, 12 и 20), счетчик 48 со держит "1" младшего разряда, в регистре 45 — код текущего шага т интерполирования, в регистре 46 — код следующего шага Т, интерполирования, а триггер 39 находится в состоянии

"0 — íà его "единичноми выходе— сигнал, поддерживающий элемент И 40 в закрытом состоянии, К этому моменту времени в запоминающем элементе 9 и в запоминающих элементах 8 других нечетных цепочек оканчивается запоми— нание первого (Х, — Х „) и высших приращений функции X(t) для последующего 40 шага (первого интерполирования, Очередной тактовый сигнал с входа 25 поступает на вход элемента И 42, проходит через него (так как на выходе элемента ИЛИ 47 разрешающий сиг45 нал) и поступает на вычитающий вход счетчика 48 — в счетчике 48 устанавливается инулевойи код. "Нулевойи код счетчика 48 устанавливает на выходе элемента ИЛИ 47 логический "0", кото50 рый, пройдя элемент HE 44, устанавливает на втором входе элемента И 41 логическую "1". Сразу после окончания тактового сигнала на входе 25 устанавливается логическая "1" и на выходе

55 элемента HE 43 (на первом входе зле;мента И 41) . В результате элемент И

l41 открывается и на "единичный" вход ,триггера 39 поступает сигнал, уста17

6 навливающий его в "1". Сигнал с вы— хода элемента задержки 37 и "единичное" состояние триггера 39 открывают элемент И 40 °

Сигнал с его выхода открывает узел элементов И 49, разрешая прие в регистр 45 и счетчик 48 кода следующего шага Т>интерполирования из perистра

46, переводит триггер 38 из "нулевого в единичное" состояние и поступает на выход 31, являясь сигналом запроса информации. Изменение состояния триггера 38 определяется изменением на противоположное состояние управляющих сигналов на выходах 27 и 28, под действием которых все ключи интерполятора изменяют свое состояние.

Сигнал запроса информации с выхода 31 поступает на вход счетчика 35 адреса и вызывает формирование на выходе цифроаналогового преобразователя 1 ступенчатого значения Х функ" ции Х(с) и на выходах 30 блока 34 памяти — кода следующего шага Т ин2 терполирования, которые сопровождаются синхросигналом небольшой длительности (существенной меньшей Т) на входе 32, Синхросигнал с входа 32 блока 23 управления устанавливае.. триггер 39 в "нулевое" состояние и открывает блок элементов И 50, разрешая прием кода шага Т с выходов 0 в ре2 гистр 46. В течение оставшейся части шага Т, интерполирования первое приращение лХ = Х вЂ” X(t) запоминается э в запоминающем элементе 10, а высшие приращения — в запоминающих элементах

8 четных цепочек.

Следующий тактовый сигнал с входа

25 проходит через элемент И 42 и вычитает из кода счетчика 48 " 1", не вызывая изменения состояний триггеров

38 и 39. Следующий тактовый сигнал с входа 25 проходит через элемент И 42, устанавливает счетчик 48 в "нулевое"

1 состояние, что после его окончания приводит к установке триггера 39 в

"единичное" состояние, В свою очередь

"единичное", состояние триггера 39 и задержанный в элементе 37 тактовый сигнал формируют на выходе элемента

И 40 сигнал, который открывает блок

49, обеспечивая прием в счетчик 48 и регистр 45 кода шага Т, изменяет

2 состояние триггера 38 и является сигналом запроса информации на входе 31.

Изменение состояния триггера 38 приводит к изменению состояний всех

1345217 ключей устройства — ключ 7 размыкается, фиксируя в запоминающем элементе 10 значение первого приращения ьХ = Х вЂ” Х (к этому моменту X(t)

Я

5 на выходе 26 должно достигнуть значения Х ), размыкаются также ключи 5 четных цепочек, Аиксируя в их запоминающих элементах 8 приращения высших порядков. 10

Указанный процесс работы интерпо.. лятора повторяется до окончания Аормирования функции, поступающий на его входи 2ч.

Формула изобретения

Интерполятор, содержащий входной сумматор, выход которого через первый и второй ключи подключен соответствен 20 но к входам первого и второго запоминающих элементов, выходы которых соединены соответственно с информационными входами третьего и четвертого ключей, группу цепочек, состоящих 25 каждая из сумматора, выход которого соединен с информационным входом ключа, выход которого соединен с запоминающим элементом, и интегратора, в цепи обратной связи которого подключен разрядный ключ, два сумматора нелинейности, входы одного из которых соединены с выходом интегратора первой цепочки и с выходами запоминающих элементов всех нечетных цепочек, вхо35 ды другого сумматора нелинейности подключены к выходу интегратора второй цепочки и к выходам запоминающих элементов всех четных цепочек, а выходы первого и второго сумматоров нелинейности подключены соответственно к информационным входам пятого и шестого ключей, выходы которых объединены, выходной интегратор, выход которого является выходом интерполятора и подключен к первому входу входного сумматора, выход которого соединен с первыми входами сумматоров первой и второй цепочек, причем вторые входы сумматоров первой и вто1 рой цепочек соединены соответственно с выходами второго и первого запоминающих элементов, входы сумматора каждой 2i + 2-й, где i = 1, 2 цепочки соединены с выходом сумматора 2i-й цепочки и с выходом запоминающего элемента 2i-1-й цепочки, а входы сумматора каждой 2i+1-й цепочки соединены с выходом сумматора

2i — 1-й цепочки и с выходом запоминающего элемента 2i-й цепочки, о т л .ич а ю шийся тем, что, с целью повышения точности за счет Аормирования функций времени с переменным шагом интерполирования, введены блок управления, регистр, счетчик адреса, Аормирователь синхросигналов, цифроаналоговый преобразователь, цифровое управляемое сопротивление, выходной сумматор, блок памяти, в каждую цепочку введены дополнительный сумматор и циАровое управляемое сопротив. ление, блок управления состоит из счетчика, двух регистров, двух триггеров, двух блоков элементов И, трех элементов И, двух элементов НЕ, элемента ИЛИ и элемента задержки, причем первая группа выходов блока памяти подключена к входам циАроаналогового преобразователя, выход которого соединен с вторым входом входного сумматора, а адресный вход соединен с выходами счетчика адреса и регистра, вход которого является инАормационным входом интерполятора, входы дополнительного сумматора каждой 2i-1-й цепочки подключены к выходу интегратора 2i+1 — и цепочки, к выходам запоминающих элементов всех нечетных, начиная с 2i-1-й, цепочек, входы дополнительного сумматора каждой 2i-й цепочки подключены к выходу интегратора 2i+2-й цепочки, к выходам запоминающих элементов всех четных, начиная с 2i-й, цепочек, выход дополнительного сумматора каждой цепочки. через циАровое управляемое сопротивление цепочки соединен с входом интегратора цепочки, выход циАрового управляемого сопротивления интерполятора подключен к входу выходного интегратора, а его аналоговый вход соединен с выходом выходного сумматора, первый вход которого соединен с общим выводом третьего и четвертого ключей, второй вход соединен с общим выводом пятого и шестого ключей, причем вход элемента задержки блока управления соединен с тактовым входом интерполятора, входом первого элемента HE u первым входом первого элемента И,второй вход которого соединен с выходом элемента ИЛИ и входом второго элемента НЕ, а выход соединен с вычитающим входом счетчика, выход которого подсоединен к входу элемента ИЛИ, акодовый вход соединен с входом первого

1О

1345217

Составитель Г. Осипов

Техред Л.Сердюкова Корректор С.Черни

Редактор И,Касарда

Заказ 4922/48 Тираж б70

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Подписное

Производственно-папиграфическое предприятие, г.Ужгород, ул.Проектная, 4 регистра, выход которого подсоединен к цифровым входам цифровых управляемых сопротивлений и выходам первого блока элементов И, информационные входы которого подключены к выходу второго регистра, вход которого соединен с выходами второго блока элементов И, информационные входы которого соединены с второй группой выходов блока памяти, а управляющий вход соединен с выходом формирователя синхросигналов и нулевым входом второго триггера, единичный вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом первого элемента НЕ, 1 второй вход соединен с выходом второго элемента НЕ, а выход соединен с первым входом третьего элемента И, 5 второй вход которого соединен с выходом элемента задержки, а выход подсоединен к управляющему входу первого блока элементов И, входу счетчика адреса, входу формирователя синхросигналов и входу первого триггера, первый выход которого соединен с управляющими входами ключей нечетных цепочек и первого, четвертого, шестого ключей, второй выход соединен с управляющими входами ключей четных цепочек и второго, третьего, пятого ключей °