Элемент с тремя состояниями

 

Изобретение относится к импульсной технике и может быть использовано при построении выходных каскадов устройств с третьим высокоимпедансным состоянием. Цель изобретения - повьшение быстродействия путем сокращения последовательно соединенных узлов управления транзисторами выкодного каскада. Для формирования логических (лог.) 1 и О на выходной шине 3 на шины 10 и 8 управления соответственно подают лог. 1 и О. При подаче лог. О на шину 5 открывается транзистор (т) 6, создавая положительное смещение на базе Т 2, , и на шине 3 формируется лог. Ч. При подаче на шину 5 лог. 1 открывается Т 14 и на шине 3 формируется лог. О. Дпя создания на шине 3 третьего состояния, т.е. для выключения Т 2 и Т 14, достаточно на шины 10 и 8 подать лог. 1 и О соответственно , В этом режиме закрыт Т 9 и закрывается Т 14. Т 2 закрывается путем шунтирования перехода база - эмиттер открытым каналом Т 12. 1 ил. с « (Л 4 1 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„., 1 47181 (51)4 Н 03 К 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

M ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3992964/24-21 (22) 20.12.85 (46) 23.10.87. Бюл. Ф 39 (72) В.А.Галенко, Б.И.Каплан, Н.И.Отюцкий и А,И.Радугин (53) 621.374(088.8) (56) Электроника, 1984, Ф 22, с. 23.

Авторское свидетельство СССР

9 1149399, кл. H 03 К 19/00, 1983. (54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ (57) Изобретение относится к импульсной технике и может быть использовано при построении выходных каскадов устройств с третьим высокоимпедансным состоянием. Цель изобретения— повышение быстродействия путем сокращения последовательно соединенных узлов управления транзисторами выходного каскада. Для формирования логических (лог.) "1" и "О" на выходной шине 3 на шины 10 и 8 управления соответственно подают лог. "f" и "О".

При подаче лог. "0" на шину 5 открывается транзистор (Т) 6, создавая положительное смещение на базе Т 2, и на шине 3 формируется лог."1".

При подаче на шину 5 лог. "1" открывается T 14 и на шине 3 формируется лог. "О". Для создания на шине 3 третьего состояния, т.е. для выключения Т 2 и Т 14, достаточно на шины 10 и 8 подать лог. "1" и "О" соответственно, В этом режиме закрыт Т 9 . и закрывается Т 14. Т 2 закрывается путем шунтирования перехода база— эмиттер открытым каналом Т 12. t ил.

:ВНИИПИ Заказ 5177/51 Тираж 899

Подписное

Произв-полигр. пр-тие, г,. Ужгород, ул. Проектная, 4

1 13471

Изобретение относится к импульсной технике и может быть использовано при построении выходных каскадов устройств с третьим (высокоимпедансным) () состоянием.

Целью изобретения является повышение быстродействия, достигаемое путем сокращения последовательно соединенных узлов управления транзисторами выходного каскада.

На чертеже представлена электрическая принципиальная схема элемента с тремя состояниями.

Элемент с тремя состояниями содер- 1 жит шину 1 питания, соединенную с . коллектором первого n-p n-транзистора 2, эмиттер которого соединен с выходной шиной 3, общую шину 4, входную шину 5, соединенную с затворами первых р- и и-транзисторов 6 и 7, первая управляющая шина 8 соединена с затвором второго и-транзистора 9, вторую управляющую шину 10, вторую 11 и третий 12 р-транзисторы, третий

) и-транзистор 13, второй п-р-п-транзистор 14, эмиттер которого соединен с общей шиной 4, коллектор — с выходной шиной 3, стоками первого р-транзистора 12 и первого и-транзис30 тора 7, база — со стоками второго и-транзистора 9 и третьего и-транзистора 13, исток которого соединен с общей шиной 4, а затвор — с шиной 1 питания и с истоком второго р-транзистора 11, затвор которого соединен с второй управляющей шиной 10, сток с истоком первого р-транзистора 6, сток которого соединен с базой первого и-р-п òðàíçèñòîðà 2 и с истоком третьего р-транзистора 12, затвор ко4О торого соединен с общей шиной 4, исток первого и-транзистора 7 — со стоком второго п-транзистора 9, 1

Элемент работает следующим образом. 46

Для формирования лог. "0" и "1" на выходной шине 3 на шины 10 и 8 управления необходимо подать соответственно лог. "0" и "1". При подаче лог."0" на входную шину 5 открывается транзистор 6, создавая положительное сме81 2 щение на базе транзистора 2, и на шине 3 формируется лог. "1". Аналогично при подаче на шину 5 лог. "1" открывается транзистор 14, на шине 3 формируется лог. "0". Для создания на шине 3 третьего состояния, т.е. для выключения транзисторов 2 и 14, достаточно на шины 10 и 8 подать лог.

"1" и "0" соответственно. В этом режиме транзистор 9 закрыт и благодаря постоянно открытому каналу транзистора 13 на базе транзистора 14 создается напряжение шины 4, и транзистор

14 закрывается. Транзистор 2 закры.— вается путем шунтирования перехода база — эмиттер открытым каналом транзистора 12.

Формула изобретения

Элемент с тремя состояниями, содержащий шину питания, соединенную с коллектором первого п-р-п-транзистора, эмиттер которого соединен с выходной шиной, общую шину, входную шину, соединенную с затворами первых р- и п-транзисторов, первая управляющая шина соединена с затвором второго n-транзистора, о т л и ч а ю— шийся тем, что„ с целью повышения быстродействия, в него введены вторая управляющая шина, второй и третий р-транзисторы, третий п-транзистор, второй п-р-п-транзистор, эмиттер которого соединен с общей шиной, коллектор — с выходной шиной, стоками первого р-транзистора и первого п-транзистора, база — со стоками второго п-òðàíçèñòoðà. и третьего п-транзистора, исток которого соединен с общей шиной, а затвор — с шиной питания и с истоком второго р-транзистора, затвор которого соединен с второй управляющей шиной, сток — с истоком первого р-транзистора, сток которого соединен с базой первого п-р-п †транзисто и с истоком третьего р †транзисто, затвор которого соединен с общей шиной, исток первого n — òðàíçèñòîðà соединен со стоком второго п-òðàíçÿñòoðÿ.

Элемент с тремя состояниями Элемент с тремя состояниями 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве датчика режимных воздействий

Изобретение относится к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве датчика режимных воздействий

Изобретение относится к импульсной технике и может быть использовано при создании экономичных цифровых устройств различного назначения

Изобретение относится к импульсной технике и может быть использовано в качестве одного из элементов ТТЛ-типа, .формирующего короткие выходные импульсы по переднему и заднему фронтам входного сигнала

Изобретение относится к импульсной технике и может быть использовано в устройствах для выполнения логической функции И, И-НЕ и форм1|рования выходного импульса по фронту нарастания входного сигнала

Изобретение относится к вычислительной технике и может быть использовано в устройствах вычислиW , тельной техники, использующих в своей работе пороговые элементы (ПЭ), и в различных устройствах автоматического управления, распознавания образов , в которых необходимо по входным сигналам быстро вычислить значение некоторой булевой функции

Изобретение относится к импульсной технике и может быть использовано в различных устройствах дискретной автоматики

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения различных устройств обработки дискретной информации

Изобретение относится к импульсной технике и предназначено для формирования на выходе предложенного элемента равнозначности сигнала только в том случае, когда на его входе имеются одинаковые сигналы

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх