Устройство для управления памятью видеоинформации
Изобретение относится к вычислительно11 технике ;у1я цифровой обработки телевиаионныУч изображений и мотхет быть использовано дчя построения онеративных заноминающих ycTpoiiCTB (ОПЗ) систем обработки видеоинформации. Цель изобретения состоит в paci Oipe- нии функнионапьных возможностей устройства за счет организации трехстороннего обмена информпциеГ. Для ттого я ycTpoiicTBO ДД1Я уиравления иамятью Бидеоинформадии, содержащее блок I памяти кадра, блок 4 буферных регистров, блок 6 адресации, дополнительно введены блоки 2 и 3 входтппх регистров, два fyльтннлeкcopa 7 и 8, злемент НЕ 5. 2 з.п. (г-лы, 8 ил. б (Л оо 4 ОО СХ) а: о фиг- /
Ф 4)\.. ".Ъ<
СОЮЗ СОВЕТСНИХ
Ф . ", ",.". - СОЦИАЛИСТИЧЕСКИХ
У- : - . РЕСПУБЛИ<<
1а. -
А1
„„SU„„1348860 (5 l ) 4 06 1 15/64 1 "/00
ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР
IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
Г. 1
t ъ -
ОПИСАНИЕ ИЗОБРЕТЕНИЯ - .
7 1
>«,fj
<."41 < ° гупьтиплеKcopа 7 и 8, 8 ил, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4079969/24-24 (22) 25,06,86 (46) 30.10.87, Вн л. 11 40 (7 1) Харьковский институт радиоэлектроники им. акад. М,К,Янгеля (72) Е.П,Путятин, Г,И,Лверин, В.И,Адонин, Л,б, Гоенко, П. Ii. Åcèîttîtt, В . M, Ëè ñê èí и А, Ë . M àé ñ T ð å íê î (53) 681 ° 325 (088.8) (56) Авторское свидетельство СССР
У 1043835, кл. И 04 П 5/22, 1980.
Патент СНА Р 4434502, кл. G 06 Г 15/20, 1984. (54) УСТI 011ГТВО IBM у11РЛ1П1 .Б11Я INМЯ Т ЫО В11111 01111ФС Р МЛ111111 (57) 11эобретение относится к вычислите:пи<ой технике для ци<1ровой обработки телевиэионны", иэображеш<й и может быть использовано дчя построения оперативных запоминающих устройств (0113)
<..и<:тем обработки видеоинформации °
Бель иэобрстеш<я cocTol I ), )88<)0 I((Обр 1 < )(»3 »1EI<>(>fT< Ef к B(I )IT<..(1»вЂ” l "1 )l 11 TPBEIITE((j}.)и ци(>рОB<)1! Обр;)б()T т<:tl< B» )Jt<>ET)ttlx IT )ol рлгж<.)1»((» м )ж(т t>t1I 1»(»<.З), ЗО)З l!1() }lit !3 11()()P(()IJTB ОIIP рлт»)ч)нх . )B»I)t)TB) ttt)tx угтро»ств 08У систем . 1)рлботК» BJtjfc <»»«)>OP}fatt)3)3. 1 «:11, 11.«>бретг JtltB — рлс)иирг)п)е фуT)KIt»онлз)} п})х возможностей устрой(1 )) 1:3 Л Г Ч Е Г OP 1 Л ПИ 3 Bllltlf TP (Х СТОГ) ОН пеl > обмс нл )и)формлцией. (!л ф»г. I и 3()t>p;J>KP)333 структурная схс JTB ) )JI() 431)) )ювlpI o угтройствл; нл ф»г. 2 — структур»ля (хема 1)ерного и второг(бл ков вхо;ц)ых регигтрон; нл <)>Itl . 3 — структур»ли схема блока 11 cxeJta блокл }!y <.Од< рж»f блок ) плмити 1(ллрл, первый 2» BT<>p(й 3 блоки входнь)х ре) истров, блок 4 буфеp)ll tx ре гистров, з})еыс)}т }((3, бп н; 6;,;)ре сл:3»и, первый 7 и BT() >1O11 8 Mу.11i I 1(11>lе к CO pl t, > лпо. 31)н 1! )Bl(! е > (трОй с ТIЗО 1)мг Р Т и" и I, ) (>(>р ) ОО 1 31»)О ГО !3lf jl<. О ГИ 1 }3;)EI l клдрл, Bx(и 10 .1»(,>pо)ЗОI тепеви 3)lo)i »О)
) .(О 1 12 < t»1. p 16: 13)tlt », второй адресный вход 17, тр(т»й лдр(с))ь» вход 18, вхОJ, 19 У < T с<) IО Bl(» P P)t()3}t(3 С 3131 t lн Лl)ИИ" -3 }l»»СИ и(с tp<»(e 11»11 столбцу. 1>лок 1 плмити кадр;1 имеет информационный вход 20> вход 2 1 -3 <3111! г»» лдре сиый вхоп 2? Бчо} 4 бу<,: рных регигтров имеет ин()>Ор}1,3}„) t(>}) Et),IIT J(x»ï 2 3. Устр<>й ство име(т вид н)хо:1 4 >бр<)б(тки кадра, в ид(Овь)ход "5»»;(иi(I)tt))и кл,}р 3 }!To p(>lI t > ) } Гt ili (1 < к . О() 8 fl>!P ст В Т<>рой HI) форм;»3)«. } I>.".О)(I lt;; .!ит» к I fp;I осуществляет })ХОП I I XP >13 < l t» < »It! }ЕO)t }3(><;ОРМ 111»И ПО с) > It )юпе» < tt< 1>в< )О 2 и втор.>»О 3 блоков и; );1)!E!x р< I »строн» ) устр<)йс Гвл ()бр;)б )тl lt,;3 т;(кже выдлчу Плн)31.)х l;l б1)ок - < (, I>(pill lх р е l »ГTp() }3 и в у< тр»ч -.)B oi р)» Гк)1. (Iервый 2 и B1 Ор<)); 1 (ь> >к» .;(>;!!I I . регистр< в (лу 1t и "«() 1«(< 3)»)г» эл(ментов lt <О}3(»l i 1»;1<(, 11|, .J,, lt!IT) () T 1;IT,)II}( 55 тывание — запись при обмене информлцией между датчиком видеоинфорв Ttjt« >It»()><>p>11111»lt и 1 » (1< >}»» Il< >— n»(p< j3Et<>t <> < ч»т !BBT)»и Ttx }3 } и >к 1 » )ми I tf 1(ljlpil (лок 4 пуф< р)иtx ре ltcTp<)1ç О гуще< твляет llpHcм »нформлции ».3 блока 1 памяти кадрл и выдачу ее н,l v(тр<>й гт )к> »»дики) }и» . Через г)ер)3) )й мультиплексор 7 нл блок 1 плмити к:)ПРл )t<)f}BvTc}3 > IJPIIBj)»e)ttlfe сигналы з;}пион, а через второй мультиплексор 8 — адреса злписи-считывания, Елок 6 лдреслл}ии вырабатывает восемь адреc()B злписи HJIH считывлния 1)o плчлль))О}}у лпресу, выставленному с устройсТВВ О}>1}лботк)1. Первь)й 2 и второй 3 блоки входных регистров (фиг,2 1 содержат две группы регистров 27 — 34 и 35 — 32, Группы регистров 27 — 34 и 35 — 42 имеют входы 43 — 50 выбора кр))сталлл и }3})хо;}ы 51 — 58. } лок 1 плмяти кадра (ф})г. 3 содер>)fт носеMI модулей памяти 59 — 66, Модули 59 — 66 памяти имеют информационные входы и адресные вход) 67-74. 1 лок 4 буферных регистров имеет информационные входы 75-82 (фиг.4) и восемь регистров 83 — 90. Блок 6 адреслции (фиг.5) содержит восемь сумматоров 9! — 98, восемь коммутаторов 99 — 106, первый 107 и второй 108 регистры, первый дешифратор 109, суммлтор 110 I)o модулю восемь, второй дешифратор 111 и эле35 мент ПЕ 112, Сумматоры 91 98 имеют вторые информацио)31)ые входь) 113 120, Коммутаторы 99 — 106 имеют управ.ляю)333)е входы 121 †1, элемент 112 имеет выход )29, Первый 107 и вто4О рой 108 регистры имеют соответственно входы 130 и 131, Первый дешифратор 109 имеет информационный вход )32. Сумматор 110 по модулю восемь имеет первый 133 и второй 134 входы. На фиг,6 представлены временные д)}агрлммы двух циклов работы устроймл}нп} и устрой— ст 1}ом индик л}31}и ! 90 нс — время цикла злlllf Сl« C }ИТЫВ<ЛНИЯ 3 ц ири обмене информацией между 03У и устройством обработки; время формирова500 нс Т 1 ния выходной информации в блоке 2 входных регистров; время формирования выходной информации в блоке 3 входных реги стТ = 500 нс ров. На фиг.7 представлена схема формирования адреса, где А — начальный адрес, поступающий на третий адресный вход 18 от устройства обработки; Y — старшая часть адреса А (10 разрядов); Х вЂ” младшая часть адреса А (10 разрядов); Z — адрес, постунан)щий на адресный вход 22 блока 1 памяти кадра (!7 разрядов). Устройство работает следующим образом, Цифровой телевизионный сигнал i-го кадра поступает на вход 10 устройства. На информационных входах регистров 27 — 34 и 35 — 42 первого 2 и второго 3 блоков входных регистров появляются отсчеты входного сигнала. Одновременно на вход 1 3 устройства подается сигнал "О", кото— рый поступает на входы регистров 27 — 34, разрешая запись входной информации в эти регистры, и на вход элемента НЕ 5. Сигнал "!" с выхода элемента НЕ 5 подается на входь} регистров 35 — 42, запрещая запись входной информации и разрешая выдачу ранее записанной информации на выходы 51 — 58, В то же время нл вход 12 синхронизации устройства поступает сигнал тактовой частоты, равной частоте выборки элементов изображения, которьп» подается нл стробирующие входы регистров 27 — 34, а на вход 11 устройства — сигнал, который за восемь тактов частоты выборки последовательно поступает на входы 43 — 50 выбора кристалла регистров 27 — 34, ! 1!)31 )Т()г} lip()lf(х<)<113 !»<) < .) 1<,, B;I т(л } }f;!!< 3ЛIIИСЬ ОТСЧС ТС)В 13Х< !If(<) (< 131 If 1
Г) р
62 5 нс. Таким образ< м, время формиpoBлния Т, выходнсй информации в блоке 2 вход}и!х регистров злпись восьми элементов изображения 1 составит приблизительно 500 нс, Следо»лтельно, за время Т можно обратиться к блоf КУ IlBI Iß È КЛДРЛ IIO ЛЛРЕ СУ, R},ICTGP— лещ(ому на второй адрес}}ый вход 17 2 устройств л, произ вести счи f IIP;f«t«fe восьми элементов изобрлжепия (i-1)го кадра в блок 4 буф рных регистров, запись восьми элемент»в и }обрлжеиия . -го клдрл из второго блс)кл 3 вход-!О ных регистров и с II}тывл}и .е информлции из блока 1 памяти клира по (1 \pB— с;-;и, сформированным блоком 6 лдреслиии llo нлчлл«,}}ому адресу, выстлнлеиному нл вход 16 устро»ст! л устройст«3оМ обработки, или же злпись инфор36 МЛЦИИ, ПОСТУПИВ}!}Ей НЛ ВХол 9 От УСТройствл обработки. Происходит o To с.«едующим образо}}. 33 « Одновр менно с с«}p«1 w!oll 1, посту4 (С< лающим с выхода элемента НЕ 5 нл p«;оды регистров 35 — 42 и разрешающим выдачу информации нл в !ходы 51 — 58 регистров, с входл 14 устройства поступает сиги;(«нл угр,!вляющие»хо46 дь} пер»ого 7 и «зтopot Я 1(vJII л}плексоров, разрешая ирохождс}l»o с}}гнало» с первых «и}формаци<л}1}ых»ходов мул ьв тиилексоров нл вых(), }«,!. В то же время на второй а<«рес»1}!! 1:o t 17 устрОйСтНа ПОдаЕтСя Лдрс (СЧ»т»li<.3}fit«f записи, котс ры»I(..ре п(р}3}.13 13xo;t второгд мульти!р}ексор;3 8 посту}1;}с т на адресные входы 67 — 7-, моду.foil 59 — 66 памяти. !< р з 1 рог<я 1311<»< р}.!3 адреса „, «}лч»н,! ся (и! щ f}<:и«}( формаци«3 из м<;}уле(. ) 9 — 66:1;!мят}3, которая 1;осту»лет л,!!1,)<,1) !!;;!t
В этот 13(»fcff !»p<, }:,! 1, :,t ) 1348860 $ СтР(3!1СТВЛ ПОДЛЕ I ГЯ ИМТIУЛЬС ЭЛПИСИт который проходит через первый Вход перВОГО .(у(!1 тип
+ t.; + д осуществляется обмен инфор (1(итие!1 между датчиком видеоинформлции и устр<тйгтвом индикапни. ПО 13 т О р 1 1 х В х О < () В r 1 „S I ь т I! Iл е к с О р О II н л В ыход! !. В О (не «13(мя на третий лдреснып .;: "1" Осугl< -гт«пт«!»HI! выбор режима гчи30 т!!3(II!HE!, (лп(< -и по сто:тбцу или строке ° 11л(к 6»;тре(!ппи «ьтрлблтывлет «о сеГ1« l! I! ..О13 кn", ophi r3".oJE 26 «торо«О:ту !ьтт!Влексорл 8 пОступ»К г нл л;!ресн!!е входы 67 — 74 модуле,! 59 — 65 II»мяти, Через время нл «ы.;(даr< ((ду:тей 59 — 66 памяти ВОН!31!т гя !3Г!!<Оп« !и EIH@op мттция КОТО рля !ере «<,1:.ОЛ 24 устройства поступ тет 13 1, < тттоl;ст«<3 n Обрл:«,311 зл «13(мя, . Осу!!!ест«31яется Ф ттикл счи ы«»пия длн!и!х E!з блока 1 1!лмя ти Г,-птрл т3 уг тр Опст«О обработки, . 1Л «Per- I,, „13ОЭМОжпо такжЕ ОСУ-! т<есге ll ь firl<òã 1 О !!!тыВ<тния запись т5 даннl (: II:3 т (I p(« "т нл Обр (тботк!т блок 1 и . (ятп E<(IE:ра, 8 этом случае < Вх(дл 9 v< ; и«гвл нл информлцион«ые «ход!! мо;;у:!Ой 59 — 66 пл..!яти поступ; vJ!;1;IHI!:,Iå От устройства Обрлбот60 ки. 1 лОк 6;1 тт<г(:.1пи!1 нырлблттптлет «о сеГ(ь л;тре < n «3;3<(и ги, Через время 1 с « ln + t,ö,>, 380 нс происходит трехсторонний Обмен информацией, причем t,„.(Т, ПО Окончании ттерного цикла трехгтороннего обмена на вход 13 устройстна подается сигнал 1 > которьпт разрешает запись входной информации во второй блок 3 входных регистров и считывание данных иэ перного блока 2 вход!В !х регистров. За время Т (фиг.61 аналогично оттислнттому осушестнляе гся второй цикл трехстороннего Обмена. Далее работа запоминающего устройства повторяется. Для того, чтобы устройство обработки могло записать или считать одповременно восемь элементов строки и IH столбца кадра, каждьпт из любых восьми последовательно расположенных элементов должеH нлходитьгя В одном из модулей 59 — 66 памяти. Осуществляется это следующим образом, Сигнал .с пер«ого адресного входа 11 устрой< тнл поступает на входы 43 — 50 выбора кристалла регистров 27 — 34 или 35 — 42, последовательно разрешая з лпись входных данных в Одттн из регистров, При этом запись элементов нулевой строки кадра начинается с регистр<(н 27 или 35, первой строки с регистров 28 или 36, нторой строки — с регистров 29 или 37 и т.д,, седьмая строка начинает записываться с регистров 34 или 42, а запись восьмои строки аналогична записи нулевой строки, Генерация Восьми адресов осуществляется в блоке 6 лдресации, который работает н двух режимах — формирование лдресон для считынания (элттттси ) участка изображения по строь.е или по столбцу, причем сигнал выбора режима поступает с входа установки режима считт(валия — записи по строке или столбцу 19 устройства, При этом На третий адресный вход 18 устройства поступает ттачалытый адрес А (фпг,7 ) от устройства обработки, Лдрес Л состоит из 10 разрядов старшей части Y адресл и 10 разрядов младшей части Х адреса, Причем в старшую часть Y адреса записывается номер строки, в которой находится первый элемент считываемого участка изображения, а в младшую часть адреса Х вЂ” порядковый номер этого.элеМЕНта Н гтРОКЕ. Рлссмотрим режимы работы блока 6 адре -.ации. 1 >7 8860 позволяющие одновреме«шо считать (записать t «3oc« . -»ь элементов строки иэ блока 1 памяти кл|рл, При этом "1" будет добавлена в разряд Х 4 адресов считыняемь«х элементов изобра;:;гнил в IOM случае, если эти элементы за тисе«»ы н блок 1 памяти кадра н разные циклы эапист» (например, часть считываемых эсэе ентов изображения элписана в промежуток времени Т,, а другая — в Т.,;», гттедонлтельно, их адреса отличяютгл друг от друга ««а "1" в разряде Х .). Форм»»ротэант»е лпр сов д;тл гчитына«шя (з апи си ) ттг столбцу. с!>ормировлттт»е адресов при считывании (записи, ««o c«o".бцу происходит так же, как и длл считынлш«я (записи) по строке. Отличие злключлетгя в том, что с входа 19 устройгтна гоступает сигнал О ня стробирующий вход первого де«т«т»фрятора 109 и вход элемента !!Е 1!2, Пя выходах первого дешифратора 109 форм««руютсл сигналы 0", а следовательно, и на первых входах 113 — 120 сумматоров 91 — 98, для любой комбинетвш ст»гнллов на информационном входе дешифратор-. Сигнал "1" с выхода элеме««та III. 112 подается на третт и вхс ды гуммлторон Фс>РМИРОВЛНИЕ аДРЕГОН ДЛЯ С.-««итЫ«3Л«»т»л (эллис»» 1 по стрс>ке. С входа 19 устройгтня ня стробирующт»й вход первого дешифрлторя 109 и вход элемента !!!. 112 пг ступлет сигнал If!". Сигнал "1" разрешает работу первого дешифрлторл 109 ° Гигнал "0" с выхода элемента !!Е 112 подается на третьи входы сумматоров 91 — 98. Младшая часть X адреса поступает на вход 130 первого регистра 107, а старшая часть т адреса — на вход 131 второго регистра 108, С ныхора «repr3oro регистра 107 ceMb cTлрших разрядов (X — Х „ ) млядп ей части Х адреса поступают на первые входы коммутаторов 99 — 106, а три млэдших разряда (Х, — X ) — на второй вход 134 сумматора 110 ««о мс>дулк> восемь. С выхода второго регистра 108 старшая часть Y адреса поступает на первые входы коммутаторов 99 — 106, причем три младших разряда (, подаются на информационный вход 132 первого дешифратора 109 и первый нход 133 сумматора 110 по модулю восемь, Таким образом, на первых входах коммутаторон 99 — 106 будет сфор— мирован адрес Z (17 разрядов), который в дальнейшем используетсл »тля адресации блока 1 памяти кадра. Результат суммирования трех младших разрядов старшей части Y и младшей части Х адреса в сумматоре 110 по модулю восемь поступает на входы второго дешифратора !11, на выходах которого появляются "1" или "0" в соответствии с таблицей на фиг.8, Причем сигнал 1 на одном из управляющих входов 121-128 коммутаторон 99 — 106, подключенных к выходам второго дешифратора 111, разрешает прохождение адреса Z с первого входа коммутатора на выход, л сигнал "0" 45 прохождение адреса Z с второго входа коммутатора на выход, Выходы первого дешифратора 109 подключет«ы к первым входам 113-120 сумматоров 91 — 98, значения сигналов на выходах приведены в таблице на фиг.8. Таким образом, .игнал "1" с выходов второго дешифратора 111 подается на один из управляющих входов 121 ! 28 коммутаторов 99 — 106, разрешая ЯВ прохождение адреса Z на один из выходов коммутаторов и первый вход одного из сумматоров 91 — 98, Следовательно, на одном из выходов появляетсл адрес первого гтттэ «««стемo«г Записываемого ) >лементл стрс ки, остялт,— E«««å гемт. адресo«3 . пгпу тлютсл поглг :тос.тедонлтельнгго «fpoxoæäå«»»»«» - тс>т о адреса через суммлтс р««91 — 98 и оставшиеся семь ко«»т «утаэ с с>с> в. При этом тторлдок прс.хождеттил следующтш, Адрес К с выхода одного из кгммутаторгв поступает на вход подклю.тенного к нему сумматора, гдг в рлэрлд Х „ к адресу ", ттрибяв:летсл 1 или 0" г. перв.«х входов 113 — 1?О, л н разряд « — 0 с третьих вхгдо«э суммат грс>в . Далее с выходя су«»«»яэ ор;3 ядрес . . подаетсл нл второй вход гледующего коммутатора, ттргхс>дт»т нл его выход и поступает лл в-,nI;ой вход гледующс.го сумма«ора. Огтальтть«е сум«»лтс ры и ко«:".»",тлторы адрес «троходят а«»аап гт»чт»г . Г лыхгдл последн<. го во сьмого сумматора апре с К по ступает нл втгрой вхс д коммутатора, г кс торого нлчиналг-ь форм«трс>на«»т»е адресов и сигнал 1 ня ут«!>являю«те.» вхопе которого элттрс ««тает т«тэохо>кттс ние этого адреса с нхгцл ня « ыход комтсуTÿòoðà, Следовательно, на в««ходах коммутаторов б>7дут Выстлнлсн«-т носеMь л, трегон 1 1 < 88 () 0 3 1 — <) Й. Н<1-) Т< Е<; и<) . ( ((<)1 () ()РОК<)жпс )11«Я (Ц(I)P < tI СТO!10!1(7 il(ре 7 <- ч и т ((13 л с ) < ) г О -<:t p t » å f f T 7 с) ь(1((Top!1 91 — 98 и Л дом lt 3 суммлтор< и "1" О()лнления н клж< В разряд .. Ил 99 — 1Ос) фор. »и.)лементов столбВЬIХОДЛХ hnhfh!У7 7 Т(РОВ руют ся лдр е сл н О сьми ца. Таким образом, предлагаемое устрой-10 ство rlо.зволяет реллизo(3ать трехсToроH ний с)бмен 1!Нформлц»ей и ири этом <)ДНО ВРСЛ»Е Il fi <) P С ЧИТЫВЛЫИР ИЛИ 3 ЛГ!и Ch ВОсьми 3 (I с h<(f t 1 ОВ и -) 06)p()жс ни я пО с трО r(e )tT(» <7 (n.r6tty. .Зто дает ноз).»ожность пр»мс (и(ть егл l< системах цифровой Обрл< Отки и-)Обрл)кс иий, работающих !3 рел.l(. Иotl млсшт;3(i(Времени, Ф o p hf у л а» э О б р е т е и и я 1 . У(. T р()lfñò»() EI )я уп pлВлс f!)1)l плt! E(— т ь к) !3 1»Де О»и <1) О р м; J l I if i» c (3 rr . р жл (Ц(. . с . б I o K ((лмя) и к,)дрл, блок л;(реслции, блок буферных ре! истрон, информационный Вход кого)эого с:Оеди;(ен с выходом блокл 1(лмяти h <дрл, о т л и ч,.) ю щ е ес я тем, что, с целью рл(-ширения фу!1)r t,,)»of«,t HJ.)th(õ ВО зможностей устройНХОДII ЫХ (i< ) <(ТРОН Я Н.эя)<)ТС Я ii ХОДОМ :15 цифрсног<) тс )!Н(3»3»онногo си(нала устройсть л, 1»нф(р«;(дно)3ный) вход блока памяти клира явля ) Tñÿ входс.м обработанНОГО < ИДС 0 Г ИГ it;i 1 7 КЛДPЛ УС TPOI(C ГНЛ и со сд)(ifс. 1(с нl <КОДОМ Г!P РВОГo и ВТОРО 4() го блоков входил)х регистров, первый адресный в..од устройства соединен с вход,l «и »hie)()pл регистра первого и второго блоков регистров, строби— рующне нхоцht ко г.)p»tx соединены (вхоДОМ с <«(I ÊPof3)1 3 л Ции У (г1)ойст13 (3, н ХОД режи! л:3л(иси-c Входных пенис Tp<3(3» через элемент .)0 11Е с нхо.дом р;3.3på(UpI«HH записи и выдачи инфо рм;«ци» второго блока входных Вх(<л режима записи и уста— 1 ус, (к)йства соединен с регlt<-трон, .ИНКИ .3;(PC;. управ. яющ»м ГО МУЛЬГИ»7 нх )цлми первого и нтороек .<)p<)(3, выход первого МУЛЬТ <П.3< КГ(РЛ :)ЕП»НЕН С ВХОДОМ ЗЛ— »»си бц()к;3;(л (i«ò» клпрл, первый вход 3;3()ИС И, СТ <)<)Ii. 1 Н,) СОЕДИ(IЕН С IIOPВЫМ с гна 3;1 счст оргл((излции трехстороннегo обме. (l («, )()рмлц»ей, Ei негo нн *де — 30 ны пс;)(алый и второ)1 блоки входнь(х реГистpон, (<. ), .3ый lf E) ГОрОА му:lьтиилексоры, зле"! P Jfт 11Г ) причем информ I (j)»oH— ные нхо (ы <(с)).«. г<) и второго блоков И) 1ф<1 Р М 3 ((И() («И (Iм Р Х Р (О М t t!. . P H (i (() М УХ(Ь Т И илексорл и с l<х )доь(записи блока буфернь(х регистров, выход которого является В»деон)(ходом индикации кадра устройства, Второй вход записи устройствл соединен с вторым информационным входом первого мультиплексора, вход установки режима считывания-записи по строке или столбцу устройства соединен с первым информацио)»ным входом блока адресации, ггервый информационный вход второго мультиипексорл является вторым адресным входом устройстнл, второй информацио(»нь()» вход блока адресации является третьим адресным входом устройства, выход блока адресации соединен с Вторым информлционным входом второго мультиплексора, выход которого соединен с адр(снь(м Входом блока памяти кадра, выход которого является 1)и<7еонь(ходом обработки кадра устрой— стна. дами разрешения записи и выдачи информации регистров второго блока входных регистров. 3. Устройство по п 1,отличто блок адреи второй регидешифраторы, семь, восемь ч а юще е с я тем, сации содержит первый стры, первый и второй сумматор по модул(<) но 2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что первый и второй блоки Входных регистров содержат по восемь регистров, причем информационные входы всех регистров объединены и являются входом цифрового телевизионного сигнала устройств;), а выходы регистров первого и второго блоков Входных регистров объединены соответственно н выходы перного и второго блоков входных регистров, входы выбора кристалла входных регистров первого блока входных регистров попарно объединены с входами Выбора кристалла регистров второго блока входных регистров и являются первым адресныл» входом устройства, стробирующие входы регистров первого и второго блоков входных регистров объединены и являются входом синхронизации устройства, входы разрешения записи и выдачи информации регистров первого блока входных регистров объединены и являются входом режима зли»си-считывания устройства, который через элемент НЕ соединен с вхо1 <э 111Ут(1 то РОВ ° В <) с г )11 (), Ã!и!< обьединены и являютс я H T() 1)t, информ,)бло к Q ад< р е с l t I II II ход второго регистра c<)eqltttet« tt< рвыми информационными Входами в<.ех коммутаторов, информационн!1ми Входами первого дешифратора и первым информационным входом сумматора по модулю восемь, стробирующий вход первого дешифратора соединен с входом элеtt(.ll— та НЕ И яВЛяЕтея ПЕрВЬ(М Ипф< рМацИОИным входом блока адресации, Выходы 1 r) первого регистра соединены с 11(@BI,I информационными входами каждого коммутатора и вторым информационным вход<и сумматора по модулю восемь, нь!х )ды сумматора по модулю восемь (:(дине! ! < it!!<1 < ) р)1;I 11 и«11111 !ми н х<) <1а. !и I) тr ) 1» ) 1 !) ;t(It!It<1! ()lI 1 Г)1 и, н! !хО;1 кото Р(< <) < o (<1111! Р н (.; правляь))i(It !It входами каждогО КОм— му г;!тора, выходы первогг дешифратора со< 1(инРны с пер!! В(и информационными l!.<од
i- o коммутатора, г(1е 1,..., (), соединен с вторым информационным входом i — го сумматора, выход К-г< сумматора, гпс К=1,...,7, соединен с вторыми информационными входами (К+1)-х коммутаторов, при этом выход восьмого сумматора соединен с BTopllttH информационными входами первого коммутатора, выходы коммутаторов объеди— иены и являются вьгодом блока адре— cации, выхсд элемент» HE соединен с гретьими информационными входами сумматоров. 1348860 43ие 9 l: 3 8860 I 3 И HГ)() Ъчойя ж7потп Bnd1г ь ВаФ7, Хи 4 ЕюФФ Ь М ИИРЯ7 э p0 Юхан ЫФ ф вход РхпИ &vs А®г ЮюФ A4gp ffpVC— ЮУ(Ю (/7ЮО Лю ожчы 8wxodz ахамzz Фиг. 8 Рпг. 7 > — входы дештрра пора 1Л Р, 8 Сосгавигель А. Пак Редактор Е. Конча Техред И.Попович Корректор О. Кравцова Заказ 5)92/50 Тираж 670 !1одписное ВНИИПИ осударстп чгного комитета СССР по делам и обретений и 0TKрьп ий 113035,Москва,К-35,Раушскаянаб.,д.4/5 Производственно-попиграфическое предприятие, г. Ужгогод, у.t. !!роек гнан, 4
