Специализированный вычислитель для обработки сканерных изображений

 

Изобретение относится к вычислительной технике и может быть использовано для обработки цифровых изображений, получаемых с помощью оптико-электронных приборов с конической разверткой пространства предметов . Цель изобретения - повышение качества изображения. Устройство содержит блоки 1 и 5 памяти, элементы задержки, блок 3 ключей, блок 4 элементов ИЛИ, генератор 6 тактовых импульсов, блок 7 совпадения, блок 8 сдвиговых регистров, блок 9 обработки , 3 ключа, 2 счетчика. В блоке 1 памяти находится исходный массив изображения . После обработки исходного массива изображений устройством в блоке 5 памяти находится обработанный массив изображения. 3 з.п. , 9 ил. (Л с СлЭ ел (Х | со Шиг-/

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1357979

А1 (51)4 G 06 F 15/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4043376/24-24 (22) 21.02.86 (46) 07.12.87. Бюл. ¹ 45 (72) А.С.Батраков и В.В.Гавенко (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1134945, кл. G 06 F 15/20, 1985.

Авторское свидетельство СССР № 1309892, кл. G 06 F 15/62, 1985. (54) СПЕЦИАЛИЗИРОВАННЫЙ ВЫЧИСЛИТЕЛЬ

ДЛЯ ОБРАБОТКИ СКАНЕРНЫХ ИЗОБРАЖЕНИЙ (57) Йзобретение относится к вычислительной технике и может быть использовано для обработки цифровых изображений, получаемых с помощью оптико-электронных приборов с конической разверткой пространства предметов. Цель изобретения — повышение качества изображения. Устройство содержит блоки 1 и 5 памяти, элементы задержки, блок 3 ключей, блок 4 элементов ИЛИ, генератор 6 тактовых импульсов, блок 7 совпадения, блок 8 сдвиговых регистров, блок 9 обработки, 3 ключа, 2 счетчика. В блоке 1 памяти находится исходный массив изображения. После обработки исходного массива изображений устройством в блоке 5 памяти находится обработанный массив изображения. 3 з.п. ф-,пы, 9 ил.

1 1357979

Изобретение относится к вычислительной технике и может быть использовано для цифровой обработки изображений, получаемых с помощью оптикоэлектронного прибора с конической разверткой пространства предметов, Цель изобретения — повышение качества изображения.

В процессе формирования изображения в оптико-электронных приборах с конической разверткой пространства предметов выборку осуществляют по строке с коэффициентом перекрытия смежных элементов К =2. Следовательпч но, в строке смежные элементы разложения в пространстве предметов перекрываются на 503. Поэтому в результате интегрирования по площади приемником лучистого потока выходные смежные видеосигналы В „ и В „„ имеют общую составляющую В „, причем (1) (2) Вл 8t + Влг

Вл+ = В„1+

=В =В,„. (3) 1

Вл 1 (1), (2) В„

B„„+„

Вп

К+1, (1), и отличающиеся части В „„и В ... IIопустим, что в строке имеется такая триада смежных видеосигналов, что выполняется равенство

Тогда имеют возможность на основании,цанных такой триады (к, Вк) определить значения видеосигналов

В„, соответствующие одной из состав ляющей видеосигнала В,, что эквивалентно удвоению пространственного разрешения по строке оптико-электронного прибора. При этом поиске триады должны быть исключены минимальные

В и максимальные В „ „, значения мин цифровых видеосигналов, как неинформативные. Преобразование исходной строки выполняют по формулам

= В„, +В„,— В„при u=K (4)

Вл при ы = К; (5)

В„при u = К; (б)

=B„+8„-В „приu= и- 1, (7)

50 маловероятно, эта строка исхоцного изображения остается без изменений.

На фиг.1 представлена структурная схема предлагаемого вычислителя; на фиг.2 — структурная схема блока совпадения; на фиг,3 — структурная схема, блока обработки, на фиг. 4 временные диаграмыы ра боты вычислителя.; на фиг. 5 — временные диаграммы работы блока обработки, на фиг. 6 структурная схема, блока ключей,на фиг,7 — исходное распределение яркостей в строке видеосигнала; на фиг.8— строка цифровых видеосигналов до обработки; на фиг.9 — то же, после обработки.

Вычислитель содержит блок 1 памяти, элемент 2 задержки, блок 3 ключей, блок 4 элементов ИЛИ, блок 5 памяти, генератор 6 тактовых импульсов, блок 7 совпадения, блок 8 сдвиговых регистров, блок 9 обработки, ключ 10, элемент 11 задержки, счетчик 12, ключ 13, элементы 14 и 15 задержки, счетчик 16 и ключ 17.

Блок 7 содержит компаратор 18, элементы 19 и 20 =àäåðæêè, ключи 21 и 22, компаратор 23, схемы 24 и 25 сравнения и элемент И 26.

Блок 9 содержит схему 27 памяти, сумматор 28, генератор 29 тактовых импульсов, сумматор 30, схему 31 вычитания,. узлы 32 и 33 сдвиговых регистров, схему 34 вычитания, регистры 35 и 36, ключ 37, узел 38 ключей, генератор 39 импульсов, элемент 40 задержки, счетчик 41, ключ 42, узел

43 сдвиговых регистров, счетчик 44, ключ 45 и узел 46 ключей, Блок 3 содержит ключ 47 и элемент

48 задержки. Сигнал с третьего входа блока 3 запирает ключ 49 и отпирает ключ 47, Сигнал с второго входа блока

3 отпирает ключ 49 и запирает ключ 47.

Блок 4 выполнен в виде блоков из

P параллельных четырех входовых элементов ИЛИ. Блок 8 состоит их двух ячеек (регистров), связанных между собой для осуществления сдвига, причем первая ячейка входная, а вторая выходная, Счетчик 16 выполнен одноразрядным, Разрядность счетчика 12 устанавливается достаточнои для загде и — количество видеосигналов в исходной строке.

Если в какой-либо строке отсутствует триада смежных элементов, удовлетворяющая условию (3), что очень писи в двоичном коде величины и.

Период следования строчных синхроимпульсов с второго выхода блока 1 памяти равен периоду воспроизведения строк видеосигналов T.. Максимальное

3 13579 время обработки одной строки в блоке

9 устанавливается не более Т . Длительность строчных синхроимпульсов

Т „, формируемых на втором выходе блока 1, устанавливается равной Тс„=

1/Ф,, где Ф, — частота воспроизведения видеосигналов на выходе блока 1.

Время задержки сигналов на элементах

2, 11 и 14 устанавливается равным

Т, а в элементе 15 равным Т = Т + f0

+3/2 ф,.

Ключ 17 открывается .с задержкой, равной Т „. Время задержки сигнала на элементах 19 и 20 устанавливается равным Tc„ (периоду следования видео-f5 сигналов). В узле .46 ключей первые вход и выход постоянно соединены.

Узел 43 конструктивно аналогичен блоку 8 за исключением того, что в узле

43 сдвиговых регистров выход первого 20 регистра соединен с первым выходом узла, а выход второго регистра — с вторым выходом. Каждый из узлов 32 и 33 сдвиговых регистр6в состоит из входного и выходного сдвиговых ре- 25 гистров с длиной и регистров каждый и затвора переноса между ними. Третьи входы соединены с управляющими входами входных регистров, а вторые входы связаны с управляющими входами Зд выходных сдвиговых регистров. Четвертые входы соединены с управляющим входом затвора переноса. Соответственные регистры сдвиговых регистров соединяются через затвор переноса я5 между собой при наличии на управляющем входе затвора переноса управляющего импульса. Время задержки на элементе 40 устанавливается ревным Т—

Т „. 40

Вычислитель работает следующим образом.

Блоки 1 и 5 памяти установлены в начальное положение в исходном состоянии, причем в блоке 1 построч- 45 но записан исходный фрагмент изображения. В исходном состоянии счетчики

12 и 16 обнулены, в блоке 3 ключей первый вход соединен с его первым выходом, генераторы 6 и 29 тактовых импульсов отключены, блок 5 подготовлен к записи, ключи 10, 17, 21, 22 и 37 закрыты, ключ 13 открыт, в узле

46 ключей первый вход соединен с его первым выходом, в ключевом блоке 38первый вход соединен с его первым выходом, схема 27 памяти и генератор

39 импульсов отключены.

79 4

При включении устройства блок включается на воспроизведение, блок

5 — на запись. С первого выхода блока 1 построчно последовательно на вход элемента 2 задержки и первый вход блока 7 совпадения поступают серии синхроимпульсов и IIHApoBblx видеосигналов, причем частота следования последних равна Ф, . Элемент 2 задержки задерживает эти серии на длительность периода следования строчных синхроимпульсов Т . С выхода элемента 2 задержки цифровые видеосигналы поступают на первый вход блока 3. С второго выхода блока 1 строчные синхроимпульсы длительностью Т,„ поступают на третий вход блока 3, благодаря чему его первый вход соединяется с его первым abrxvдом, на вход запуска генератора 6 тактовых импульсов, который запускается для формирования п импульсов с частотой Ф,, второй вход блока 7 совпадения и приводит его в исходное состояние, второй вход блока 8 сдвиговых регистров, благодаря чему происходит перенос содержимого первой

его ядейки во вторую, вход элемента

15, где задержкивается сигнал на время Т, первый управляющий вход ключа 10 и открывает его, второй управляющий вход ключа 13 и закрывает его, вход сброса счетчика 12 и обнуляет его, управляющий вход ключа 17" и открывает его только на время длительности строчного синхроимпульса

Т „, через элемент 14 задержки, где задерживается на длительность периода следования строчных синхроимпульсов Тс, на второй вход блока 9 обработки. Через открытый ключ 17 поступает на второй вход блока 3 содержимое счетчика 16. С выхода генератора 6 тактовых импульсов импульсы с частотой ф, поступают на пятый вход блока 9 и через предварительно открытый ключ 10 проходят на первый вход счетчика 12, где подсчитываются. В блоке 7 совпадения последовательно сравниваются каждые три смежных видеосигнала (триада).

Если в строке определена триада смежных видеосигналов, удовлетворяющая условию (3), с первого выхода блока и

7 значение В „ записывается в первую ячейку блока 8 через его первый вход, а с второго выхода блока 7 управляющий импульс поступает на второй уп5 135 равляющий вход ключа 10 и закрывает его, на второй вход ключа 13 и открывает его, на второй вход счетчика 16 и изменяет его содержимое с "0" на

"1" и через элемент 11, в котором задерживается на время Т,, проходит на четвертый вход блока 9. Синхро1 импульсы, поступающие на второй вход блока 8, обеспечивают перезапись содержимого первой его ячейки во вторую. С выхода блока 8 сдвиговых регистров значение В поступает на шестой и вход блока 9.

Если в строке не найдена (ввиду ее отсутствия) триада смежных видео сигналов, удовлетворяющая условию (3) с первого выхода блока 7 на первый вход блока 8 поступает нулевое значение яркости, а на втором выходе блока 7 формируется управляющий импульс.

В результате этого ключ 10 останется открытым, ключ 13 — закрытым, состояние счетчика 16 сохраняется нулевым, а на четвертый вход блока 9 через время Тс с выхода элемента 11 задержки не поступает управляющий импульс.

Очередной синхроимпульс с второго. выхода блока 1, открыв ключ 17, обеспечивает этим поступление очередного значения счетчика 16 на второй вход блока 3 ключей, Через время Т синхроимпульс с выхода элемента 15 задержки поступает на первый вход счетчика 16 и обнуляет его, Поступление на второй вход блока 3 нулевого сигнала с выхода счетчика 16 сохраняет соединение первого входа блока 3 с первый его выходом. В этом случае цифровые видеосигналы проходят последовательно через блок 3 с задержкой на время Т и блок 4 элементов

ИЛИ на вход блока 5 и записываются в нем. Этот режим работы соответствует случаю, когда в исходной строке отсутствует триада, удовлетворяющая условию (3) .

Если на второй вход блока 3 поступает единичный сигнал с выхода счетчика 16, этим обеспечивается соединение первого входа блока 3 с вторым его выходом и поддержание на его первом выходе нулевого сигнала.

В этом случае цифровые видеосигналы проходят через блок 3 на первый вход блока 9 обработки. Этот режим работы соответствует случаю, когда в исходной строке определена триада, удовлетворяющая условию (3).

7979

Преобразованные в блоке 9 по формулам (4) — (7) цифровые видеосигналы, т.е. две части (левая и правая) 5

l0

50 строки В „ соответственно с первого и второго выходов блока 9, через блок

4 элементов ИЛИ поступают на вход блока 5 памяти и записываются последовательно в нем. Если в строке В и не определена триада смежных видеосигналов, удовлетворяющая условию (3), блок 9 работает аналогично, но только с нулевыми значениями цифровых видеосигналов. Поэтому на его выходах формируются нулевые сигналы, которые не влияют на запись в блок 5 необработанных цифровых видеосигналов с первого выхода блока 3, В последующих циклах вы..ислитель работает аналогично.

Блок 3 ключей работает следующим образом (фиг.6).

В исходном состоянии ключ 49 открыт, а ключ 47 закрыт. Благодаря этому поступающие на первый вход блока

3 видеосигналы проходят последовательно через открытый ключ 49 и элемент 48, где задерживаются на время

Т, на первый выход блока 3. При ноступлении на третий вход блока 3 ключей синхроимпульса длительностью

T,, т.е. на второй вход ключа 49 и третий вход ключа 47, ключ 49 открывается, а ключ 47 закрывается. На втором выходе блока 3 в этом случае устанавливается напряжение, соответствующее нулевому сигналу. При поступлении на второй вход блока 3 единичного управляющего импульса, т.е ° на третий вход ключа 49 и второй вход ключа 47, ключ 49 закрывается, а ключ 47 открывается, В результате этого видеосигналы с первого входа блока 3 проходят через открытый ключ

47 на второй вьглод блока 3. При этом на первом выходе последнего устанавливается напряжение, соответствующее нулевому сигналу. Одновременное поступление управляющих импульсов на второй и третий входы блока 3 исключается введенной задержкой открытия ключа 17 на время Т ц с момента поступления на его управляющий вход синхроимпульса.

Блок 7 совпадения работает следующим образом.

В исходном состоянии на выходах схем 24 и 25 сравнения формируются нулевые сигналы. С второго входа бло40

7 135 ка 7 строчный синхроимпульс поступает на вход ключа 21, закрывая его, и на вход ключа 22, открывая его. Затем с первого входа блока 7 видеосигналы в параллельном коде через открытый ключ 22 поступают на вход компараторов 23 н 18, на первый вход первой схемы 24 сравнения и последовательно проходят через первый 19 и второй

20 элементы задержки на первые входы закрытого ключа 21 и второй схемы 25 сравнения. На элементах 19 и 20 видеосигналы задерживаются на время, равное периоду следования видеосигналов

1/ ф . С выхода элемента 19 видеосигнал также поступает на вторые входы схем 24 и 25 сравнения. Поэтому на первый и второй входы схемы 24 сравнения одновременно поступают видеосигналы В „ и В „ соответственно, П и а на первый и второй входы схемы 25 сравнения в это же время поступают видеосигналы В „, и В д соответственП и но.

Следовательно, в схемах 24 и 25 сравнения производится проверка выполнения условия (3). При равенстве видеосигнала на обоих входах схемы

24 сравнения на ее выходе формируется единичный сигнал, который поступает на первый вход элемента И 26. При равенствен видеосигналов на обоих входах схемы 25 сравнения на ее выходе также формируется единичный сигнал, который поступает на второй вход элемента И 26. В противном случае на выходах схем 24 и 25 сравнения формируются нулевые сигналы. Компаратор 23 только при наличии на его входе максимального значения видеосигнала, например 11111111, формирует на своем выходе нулевой сигнал.

Компаратор 18 только при наличии на своем входе минимального значения, видеосигнала, например 00000000 В, формирует на своем выходе нулевой сигнал . Если значение видеосигнала и

В отличается от минимального и максимального, на выходах компараторов

18 и 23 формируются единичные сигналы, которые соответственно поступают на четвертый и третий входы элемента И 26. При наличии нулевого сигнала хотя бы на одном из входов элемента И 26 на выходе последнего формируется нулевой сигнал, и состояние ключей 21 и 22 не изменяется. При наличии на четырех входах элемента

7979 8

И 26 единичных сигналов одновременно, что соответствует случаю выполнения условия (3) для триады смежных видеосигналов, а также справедливос. ти неравенства

- ча его выходе формируется единичный сигнал, который поступает на второй выход блока 7, второй вход ключа 21 и открывает его, что обеспечивает прохождение видеосигнала В„ на первый и выход блока 7, и на третий вход клю-," ча 22 и закрывает его. В дальнейших циклах блок 7 совпадения работает аналогично.

Блок 9 обработки работает следую щим образом.

20 I

В исходном состоянии оперативная схема 27 памяти находится в начальном положении для записи строки видеосигнала, первый вход узла 46 сое25 динен с его первым выходом, ключ 37 закрыт, счетчики 41 и 44 обнулены.

На второй вход блока 9 с выхода элемента 14 задержки поступает синхроимпульс, который затем проходит на четвертые входы 32 и 33 сдвиговых регистров, благодаря чему происходит параллельный перенос содержимого входного сдвигового регистра в выходной сдвиговый регистр, на вход режима записи схемы 27 памяти и включает

его на запись, на первый вход узла

43 сдвиговых регистров и переносит содержимое его первого регистра во второй и через элемент 40 задержки, в котором задерживается на время

1/Ф,, на .управляющий вход генератора

39 импульсов, который запускается для формирования и тактовых импульсов с частотой Ф,, на второй вход ключа 45 и открывает его на время

Т,, Одновременно с второго выхода блока 3 на первый вход блока 9 поступают серии из синхроимпульса и п цифровых видеосигналов В" каждая и проходят на первый вход узла 46 ключей. Синхроимпульс, поступающий на первый вход узла 46, обеспечивает его переключение в положение, при котором его первый вход соединен . только с его первым выходом. Поэтому видеосигналы В" проходят через узел ч

46 на первый вход схемы 27 и записываются в ней. При поступлении с выхода элемента 11 задержки управ9 135 ляющего импульса на четвертый вход блока 9 он проходит на второй вход ключа 37 и открывает его на время своей длительности, на второй вход узла 38, благодаря чему его первый вход соединяется с вторым выходом, .на вход режима чтения схемы 27 и переключает ее на воспроизведение записанных видеосигналов в обратном направлении с задержкой на время

2/ф, т.е. в направлении, обратном о записи, на второй вход генератора

29 тактовых импульсов и запускает

его для формирования тактовых импульсов с частотой Ф, на второй вход о узла 46, который по этому импульсу первый свой вход соединяет с вторым

Выходом, т.е. первый вход узла 46

Ключей оказывается соединенным с первым и вторым его выходами. Это обеспечивает прохождение следующих видеоft и сигналов В„, начиная с P, „„, на второй выход узла 46, а также запись и схему 27 памяти значения видеосигнала В" . С выхода блока 8 на шестой вход блока 9, т. е. на первый вход ключа 37, постоянно поступает текущее значение. В „, которое во время и открытия ключа 37 -проходит через него на вторые входы первого 35 и второго 36 регистров соответственно и записывается в них. С выхода схемы

27 памяти видеосигналы В и, начиная со значения B „, последовательно с п частотой поступают на первый и о второй входы сумматора 30, выходной

П сигнал которого, равный 2В,, поступает на первый вход схемы 34 вычитания, на второй вход которой с выхода регистра 36 поступает не записанное ранее значение В, . Полученная рази ность (2В„ — В „" ) с выхода схемы 34 вычитания поступает на первый вход регистра 36 и записывается в нем, а также на первый вход узла 33 сдвиговых регистров и записывается в его первый регистр. Таким образом, осуществляется преобразование видеосигналов В"„ по формулам (5) и (4).

С второго выхода узла ключей видеП и осигналы: В, начиная с В, послеч довательно поступают на первый и второй входы сумматора 28, выходной сигнал которого, равный 2В „, поступает на первый вход схемы 31 вычитания, на второй вход которой с выхода регистра 35 поступает записанное значение В „ . Полученная разность (2В „п

7979. 10

В ) с выхода схемы 31 поступает на ,первый вход регистра 35 и записывается в нем, а также на первый вход уз5 ла 32 сдвиговых регистров и записывается в его последний регистр. Таким образом, осуществляется преобразование видеосигналов В"„ по формулам (6) и (7) .

10 Тактовые импульсы с частотой Ф, с выхода генератора 29 поступают на третий вход узла 33 сдвиговых регистров. Поступление каждого тактового импульса обеспечивает сдвиг содержимого всех регистров узла 33 на один регистр в сторону последнего регистра, С выхода генератора 6 тактовых импульсов на пятый вход блока 9 поступают тактовые импульсы с частотой

Ф и проходят на третий вход узла 32 о и второй вход счетчика 44. Поступление каждого тактового импульса на третий вход узла 32 обеспечивает сдвиг содержимого всех регистров

25 узла 32 на один регистр в сторону первого регистра. Счетчик 44 считает ,поступающие на его второй вход тактовые импульсы. К моменту поступления очередного синхроимпульса обработка заканчивается, С выхода ключа

13 на третий вход блока 9 поступает значение К либо нулевой сигнал и проходит на второй вход узла 43, где записывается в первый регистр. ПосЭ5 тупление очередного синхроимпульса на второй вход узла 43 сдвиговых регистров производит перенос содержимого его первого регистра,т.е. значения К, для первой строки, во второй

40 его регистр и, одновременно, передачу значения К,2 через открытый ключ

45 на первый вход счетчика 44 в обратном коде. При заполнении счетчика

44, т.е. после прихода íà его второй

45 вход (и — К вЂ” 1) тактовых импульсов, на его выходе формируется управляющий импульс, который поступает на первый вход генератора 29 и отключает его и на вход. начальной установки схемы 27 памяти и возвращает его в начальное положение (для записи).

Поступление затем задержанного синхроимпульса с выхода элемента 40 задержки на второй вход ключа 42 обеспечивает открытие последнего на время Тщ . Благодаря этому с выхода узла 43 (выхода его второго регистра) значение К, через открытый ключ 42 поступает на первый вход счетчика

Таким образом, в предлагаемом вычислителе реализуются формулы (4)(7), что позволяет выполнить преоб11

13579

41 и записывается в нем в обратном коде. Поступление очередного синхроимпульса на второй вход блока 9 и его прохождение на четвертые вкоды узлов

32 и 33 сдвиговых регистров обеспе5 чивает параллельный перенос содержимого всех регистров каждого входного сдвигового регистра с соответствующие регистры каждого выходного сдвигового регистра, После запуска генератора 39 с его выхода импульсы поступают на второй вход счетчика

41, где подсчитываются, и через узел

38 на второй вход узла 33, что обеспечивает последовательный сдвиг содержимого его выходного регистра в направлении, противоположном записи, т.е. в сторону первого регистра, являющегося выходом узла 33 сдви- 20 говых регистров и первым выкодом блока 9. При заполнении счетчика 41, т.е. после прихода на его второй вход (n — К) тактовых импульсов, на выходе счетчика 41 формируется уп- 25 равляющий импульс, который поступает на третий вход узла 38, благодаря чему его первый вход соединяется с его первым выходом. Поэтому импульсы начиная с (n + К вЂ” l)-го, с выхода генератора 39 проходят через узел

38 ключей на второй вход узла сдвиговых регистров, что обеспечивает последовательный сдвиг содержимого

его выходного сдвигового регистра в

35 направлении записи, т.е. в сторону первого регистра, являющегося выходом узла 32 и вторым выходом блока 9.

В последующих циклах вычислитель работает аналогично. Синхроимпульсы с второго выхода блока 1 поступают на четвертый вход блока 4 элементов

ИЛИ, с выхода которого проходят на вход блока 5 и записываются в нем.

После обработки значения В: могут 45 .превйшать значения В„„фиг.9, а.также значения В„ могут быть отрицательными. Поэтому в вычислителе необходимо вычисляемые разности в схемах 31 и

32 вычитания в указаннык случаях преобразовывать следующим образом.

В.д = В = 00000000 В при

В. = Имаком 11111111 В при

Вп7 Вма

12

79 разование полученных видеосигналов

В (фиг.8) к виду, показанному на р фиг.9, которые по точности воспроизведения мало отличаются от исходных (фиг.7), Это соответствует повышению детальности получаемых с помощью оптико-электронных приборов изображений, т,е, достижению поставленной цели изобретения.

Формула и з обретения

1. Специализированный вычислитель для обработки сканерных изображений, содержащий два блока памяти, генера-, тор тактовых импульсов, три элемента задержки, блок сравнения, блок сдвиговых регистров, ключ, блок ключей, первый выход первого блока памяти соединен с информационным входом блока сравнения и через первый элемент задержки с информационным входом блока ключей, первый выход блока сравнения соединен с информационным входом блока сдвиговых регистров, выход генератора тактовых импульсов соединен с входом первого ключа, второй выход первого блока памяти соединен с входом запуска генератора тактовых импульсов, с управляющим входом блока сравнения, с входом режима сдвига блока сдвиговых регист- ров и с первым управляющим входом первого ключа, о т л и ч а ю щ и й— с я тем, что, с целью повышения качества изображения, в него введены блок элементов ИЛИ, блок обработки, два счетчика, два ключа, элемент задержки, причем первый выход блока ключей соединен с первым входом блока элементов ИЛИ, второй выход блока ключей соединен с первым информационным входом блока обработкй, второй выход первого блока памяти сое" динен через второй элемент задержки с первым управляющим входом блока обработки, выход первого ключа соединен со счетным входом первого счетчика, выход которого соединен с информационным входом второго ключа, выход которого соединен с вторым ичформационным входом блока обработки, второй выкод блока сравнения соединен с вторым управляющим входом первого ключа, первым управляющим входом второго ключа, счетным входом второго счетчика и через третий элемент задержки с вторым управляющим входом блока

13 3579 обработки, выход генератора тактовых импульсов соединен с третьим управляющим входом блока обработки, выход блока сдвиговых регистров соединен с третьим информационным входом бло5 ка обработки, выход третьего ключа

- соединен с первым управляющим входом блока ключей, первый и второй выходы блока обработки соединеныс вторым и третьим входами блока элементов ИЛИ соответственно, второй выход первого блока памяти соединен с вторым управляющим входом блока ключей, четвертым входом блока элементов ИЛИ, входом сброса первого счетчика, вторым управляющим входом второго ключа, управляющим входом третberо ключа и иерез четвертый элемент задержки с входом сброса второго счетчика, выход которого соединен с информационным входом третьего ключа, выход блока элементов ИЛИ соединен с информационным входом второго блока памяти.

2. Вычислитель по п.1, о т л ич а ю шийся тем, что блок сравнения содержит два ключа, два элемента задержки, два компаратора, две схемы сравнения, элемент И, вход первого ключа соединен с информационным входом блока, управляющий вход блока соединен с первыми управляющими входами первого и второго ключей, выход элемента И соединен с вторым ч5 и управляющими входами первого и второго ключей, выход первого ключа соединен с входами первого и второго компараторов, первым входом первой схемы сравнения и входом первого 40 элемента задержки, выход которого соединен с вторым входом первой схе- мы сравнения, первым входом второй схемы сравнения и входом второго элемента задержки, выход которого соеди- 4 нен с вторым входом второй схемы сравнения и входом второго ключа, выход которого соединен с первым выходом блока, выход элемента И соединен с вторым выходом блока, выходы первого и второго компараторов соединены ,с первым и вторым входами элемента

И соответственно, выходы первой и

Второй схем сравнения соединены с третьим и четвертым входами элемента

И соответственно.

3. Вычислитель по п.1, о т л и— т а ю шийся тем, что блок обработки содержит два сумматора, две

79

14 схемы вычитания, три узла сдвиговых регистров, два регистра, генератор тактовых импульсов, элемент задержки, два счетчика, два узла ключей, три ключа, генератор импульсов, схему памяти, первый информационный вход блока соединен с информационным входом узла ключеи, первый выход которого соединен с информационным входом схемы памяти, второй выход первого узла ключей соединен с входами первого и второго слагаемых первого сумматора, выход которого соединен с входом уменьшаемого первой схемы вычитания, выход первой схемы вычитания соединен с информационным входом первого узла сдвиговых регистров и первым информационным входом первого регистра, выход которого соединен с входом вычитаемого первой схемы вычитания, первый управляющий вход блока соединен с первыми входами режима сдвига с первого по третий узлы сдвиговых регистров, входом режима записи схемы памяти, управляющим входом первого ключа и через элемент задержки с входом запуска генератора импульсов и управляющим входом второго ключа, второй информационный вход блока соединен с информационным входом третьего узла сдвиговых регистров первый и второй выходы которого соединены с информационными входами первого и второго ключей соответственно, выходы первого и второго ключей соединены с информационными входами первого и второго счетчиков соответственно, выход генератора импульсов соединен с информационным входом второго узла ключей и счетным входом второго счетчика, выход которого соединен с первым управляющим входом второго узла ключей, второй управляющий вход блока соединен с управляющими входами третьего ключа и первого узла ключеи, вторым управляющим входом второго узла ключей и входом режим» чтения схемы памяти, выход кбторой соединен с входами первого и второго слагаемых второго сумматора„ второй управляющий вход блока соединен с входом запуска генератора тактовых импульсов, выход второго сумматора соединен с входом уменьшаемого второй схемы вычитания, выход которой соединен с первым информационным входом BTQ рого регистра и информационным входом

1357979

Редактор И. Горная

Заказ 6001/51 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 и Н кианг о

4йщ

4 с0

Юаг,E

Составитель В.Бородин

Техред М.Ходанич Корректор В.Бутяга

135797 второго. узла сдвиговых регистров, выход второго регистра соединен с входом вычитаемого второй схемы вычитания, первый и второй выходы второго

5 узла ключей соединены с вторыми входами режима сдвига первого и второго узлов сдвиговых регистров, выход генератора импульсов соединен с третьим входом режима сдвига второго узла 10 сдвиговых регистров, выход третьего ключа соединен с вторыми информационными входами первого и второго регистров, третий управляющий вход блока соединен со счетным входом 15 первого счетчика и третьим входом режима сдвига первого узла сдвиговых регистров, третий информационный вход блока соединен с информационны9

16 ми входами третьего ключа, выход первого счетчика соединен с входом установки в начальное состояние схемы памяти и входом отключения генератора тактовых импульсов, выход второго узла сдвиговых регистров соединен с первым выходом блока, выход первого узла сдвиговых регистров соединен с вторым выходом блока.

4. Вычислитель по п.1, о т л ич а ю шийся тем, что блок элементов ИЛИ содержит P элементов ИЛИ, входы с первого по четвертый блока соединены с входами с первого по четвертый К-ro элемента ИЛИ соответст-.. венно, где К= 1,..., P, выходы с первого по P-й элементов ИЛИ являются выходом блока.