Мажоритарно-резервированное устройство

 

1. Мажоритарно-резервированное устройство, содержащее N резервируемых блоков (где N - нечетное число) с аналоговыми выходными сигналами, приемник аналогового сигнала и блок мажорирования, выходы резервируемых блоков соединены со входами блока мажорирования, выход которого соединен с приемником аналогового сигнала, отличающееся тем, что, с целью повышения надежности устройства и обеспечения возможности восстановления отказавших элементов устройства без перерыва в его работе, блок мажорирования выполнен в виде N субблоков, первый вход каждого субблока соединен с соответствующим входом блока мажорирования, а каждый из остальных N-1 входов каждого субблока соединен соответственно с первым выходом одного из других субблоков, первый выход каждого субблока соединен с его первым входом, вторые выходы субблоков соединены с выходом блока мажорирования, каждый из субблоков состоит из трех модулей, каждый из которых содержит управляемый ключ и узел выделения медианного значения аналогового сигнала с N входами, соединенными с соответствующими входами модуля, и выходом, соединенным с управляющим входом ключа, первый коммутирующий элемент которого соединен соответственно с первым и вторым выходами модуля, а второй коммутирующий элемент - с третьим и четвертым выходами модуля, первые входы модулей соединены с первым входом субблока, а каждый из остальных N-1 входов каждого из модулей соединен соответственно с одним из остальных входов субблока, в каждом из субблоков первые выходы модулей соединены с первым входом соответствующего субблока, второй выход первого модуля соединен с третьим выходом третьего модуля, второй выход второго модуля соединен с третьим выходом первого модуля, второй выход третьего модуля соединен с третьим выходом второго модуля, а четвертые выходы модулей соединены со вторым выходом субблока.

2. Устройство по п.1, отличающееся тем, что, в каждом модуле узел выделения медианного значения аналогового сигнала резервируемого блока состоит из компараторов, число которых на единицу меньше числа резервируемых блоков, и дешифратора, при этом первые входы компараторов соединены с первым входом модуля, а второй вход каждого компаратора соединен соответственно с одним из N-1 остальных входов модуля, выход каждого компаратора соединен с соответствующим входом дешифратора, выход которого соединен с выходом узла, к которому подключен управляющий вход ключа.