Постоянное запоминающее устройство

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в специализированных ЦВМ. Целью изобретения является увеличение информационной емкости устройства , хранящего команды переменной длины. Поставленная цель достигается тем, что в устройство, содержащее блок памяти, регистр адреса, формирователь адреса с дешифратором, усилитель считывания, регистр числа и блок управления с соответствующими связями, дополнительно введены второй блок памяти, счетчик адреса, второй формирователь адреса с дешифратором , второй усилитель считывания, второй регистр числа, два регистра сдвига, шифратор, дешифратор, счетчик , два элемента ИЛИ, три элемента И с соответствующими связями, благодаря чему постоянное запоминающее устройство позволяет хранить и считывать команды переменной длиШ)1, записанные в накопителе плотно, без пропусков , что эквивалентно увеличению информационной емкости устройства. 1 ил. S (Л

„„90„„136?042 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 11 С 17 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

CQ

Cb 3

Ю вишь

К) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4001194/24-24 (22) 29.12,85 (46) 15.01.88. Бюл. Р 2 (72) В.А.Харитонов и В.А.Панюшкин ,(53) 681.327.66(088.8) (56) Шигин А.Г., Дерюгин А.А. Цифровые вычислительные машины. М.: Энергия, 1976, с. 268-271.

Авторское свидетельство СССР

Ф 1251175, кл. G 11 С 11/00, .1984. (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в специализированных

ЦВМ. Целью изобретения является уве- . личение информационной емкости устройства, хранящего команды переменной длины. Поставленная цель достигается тем, что в устройство, содержащее блок памяти, регистр адреса, формирователь адреса с дешифратором, усилитель считывания, регистр числа и блок управления с соответствующими связями, дополнительно введены второй блок памяти, счетчик адреса, второй формирователь адреса с дешифратором, второй усилитель считывания, второй регистр числа, два регистра сдвига, шифратор, дешифратор, счетчик, два элемента ИЛИ, три элемента

И с соответствующими связями, благодаря чему постоянное запоминающее устройство позволяет хранить и считывать команды переменной длины, записанные в накопителе плотно, беэ пропусков, что эквивалентно увеличению информационной емкости устройства.

1 ил.

1 136

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в специализированньгх

ЦВМ с повышенным уровнем внутреннего языка.

Целью изобретения является повыФ шение информационной емкости устрой— ства.

На чертеже представлена блок-схема предлагаемого устройства.

Постоянное запоминающее устройство содержит два блока 1, 2 памяти, регистр 3 адреса, счетчик 4 адреса, два формирователя 5„ 6 адреса, два усилителя 7, 8 считывания, два регистра

9, 10 числа, два регистра 11, 12 сдвига, шифратор 13, дешифратор 14, счетчик 15, два элемента ИЛИ 16, 17, три элемента И 18-20, блок 21 управления, выполненный по микропрограммному принципу, состоящий из мульти-плексора 22, регистра 23 адреса мик- рокоманд„ блока 24 памяти микрокоманд, регистра 25 микрокоманд, дешифратора 26 микрокоманд, линии 27 зазадержки и группы схем И 28. Устройство имеет четыре входа 29-32 и два выхода .33, 34.

Устройство работает следующим образом.

7042

В исходном положении регистры 3, 9-12, счетчики 4 и 15 обнулены, элементы И 18-20 закрыты, выходы дешифратора 14 невозбуждены и шифратора

13 закрыты. Все входы устройства, кроме четвертого входа 32, находятся в нулевом состоянии, на вход 32 устройства подаются тактовые импульсы, Для выборки информации из постоянного запоминающего устройства на первый вход 29 устройства подают адрес команды (макрокоманды), а на второй вход 30 устройства подают сигнал обращения. Второй вход 30 устройства является первым входом блока 21 управления, который при отсутствии других входных сигналов формирует последовательность микрокоманд первой микропрограммы, в результате чего в регистр 9 числа поступает команда (макрокоманда). С первого выхода регистра 9 числа,,первая часть 9-1 которого принимает код операции (макрооперации), на первый выход 33 устройства поступает код операции (макрооперации). Зтот же код поступает ина вход дешифратора 14. Если поступивший код (код операции) соответствует команде с адресной частью, 5 укладывающейся в частях 9-2 9-3 ре9 А гистра 9 числа, то возбуждается второй выход дешифратора 14, открывающий первую схему И 19 для адресной части, поступающей далее через первую схему ИЛИ 17 на второй выход 34 устройства. На этом работа устройства заканчивается. Если код первой части

9-1 регистра 9 числа соответствует коду макрокоманды, то во збуждае тся i5 первый выход дешифратор а 1 4, соединенный с вторым входом блока 21 управления. В этом случае блок 21 управления вырабатывает вторую микропрограмму. В результате выполнения

20 первой части второй микропрограммы в регистр 10 числа записывается содержимое ячейки блока 2 памяти с адресом, поступившим на первый вход счетчика 4,адреса из второй части 9-2 регистра 9 числа. Содержимое считанной ячейки помещается в первые цве части

11 — 1 и 11-2 первого регистра 11 сдвига, Вторая часть Hторой микропро— граммы повторяет первую с той разни30 цей, что сигналом с девятого выхода блока 21 управления на счетный вход счетчика 4 адреса в последнем устанавливается адрес следующей ячейки блока 2 памяти и содержимое этой

35 ячейки записывается в третью часть

11-3 регистра 11 сдвига, а с восьмого выхода блока 21 управления управляющий сигнал в регистре 12 сдвига устанавливает "1" в младшем разряде, 40 Если начало считанной адресной части макрокоманды совпадает с границей считанного из блока 2 памяти первого слова, то в третьей части 9-3 регистра 9 числа записывается нуль и пер15 вый адрес (операнд) из второй части

11-2 регистра 11 сдвига через первую схему ИЛИ 17 поступает на выход 34 устройства. В противном случае из третьей части 9-3 регистра 9 числа в счетчик 15 записывается код фактического смещения начала первого адреса относительно границы .первого слова блока 2 памяти. Ввиду ненулевого со" держимого открывается схема И 20 для тактовых импульсов, поступающих с четвертого входа 32 устройства на сдвигающие входы обоих регистров ii, 12 сдвига и реверсивный вход самого счетчика 15. Это продолжается до тех адреса, первый формирователь адреса, первый усилитель считывания, первый регистр числа и блок управления, причем информационный вход регистра адреса является адресным входом устрой ства, выход регистра адреса соединен с информационным входом первого формирователя адреса, выход которого соединен с адресным входом первого блока памяти, выход которого соединен с информационным входом первого уси- лителя считывания, выход которого соединен с информационным входом первого регистра числа, первый выход которого является первым выходом устройства, первый вход блока управления является входом обращения устройства, первая группа выходов блока управления соединена с вторыми входами уп равления выходом регистра адреса, первого формирователя адреса, первого усилителя считывания и первого регистра числа соответственно, а вторая группа выходов соединена с третьими входами начальной установки регистра адреса и первого регистра числа соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения информационной емкости устройства, в него введены второй блок памяти, счетчик адреса, второй формирователь адреса, второй усилитель считывания, второй регистр числа, первый и второй регистры сдвига, шифратор, дешифратор, счетчик, первый и второй элемент ИЛИ, первый, второй и третий элементы И, причем первый выход первого регистра числа соединен с информационным вхорого соединен с вторым входом задания режима работы блока управления, а второй выход соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого является вторым выходом устройства, второй выход первого регистра числа соединен с вторым входом первого элемента И и

50 чика адреса, выход которого соединен с первым информационным входом второго формирователя адреса, выход которого соединен с адресным входом

3 1367042

4 пор, пока не обнулится счетчик 15, а регистры 11, 12 сдвига не сдвинутся на число раэрядов, указанное в третьей части 9-3 регистра 9 числа. Тем самым первый адрес (операнд) команды оказывается в начале регистра 11 сдвига, откуда он поступает на второй выход 34 устройства, как если бы он находился на границе слова. При этом код, обозначающий вариант длины адреса и содержащийся в первбй части 11-1 регистра 11 сдвига, поступает на первый вход шифратора 13, на выходе которого формируется код длины считыва- 15 емого адреса. На этом вторая микропрограмма блока 21 управления заканчивает свою работу, При возбуждении третьего входа 31 устройства мультиплексор 22 формирует 20 адрес третьей микропрограммы блока

2 1 управления, предназначенный для управления считыванием следующего адреса макрокоманды. При этом оба регистра 11, 12 сдвига сдвигают свое 25 содержимое на длину предыдущего адреса (операнда), Ставя .начало очередного адреса (операнда) на границу выходного слова, который затем поступает на выход 34 устройства. 30

При переполнении второго регистра

12 сдвига на четвертый вход блока 21 управления поступает сигнал об освобождении третьей части 11-3 .регистра

1 1 сдвига, формируется адре с че твер35 той микропрограммы блока 21 управления. При этом перемещение информации в регистрах 11, 12 сдвига приостанавливается, из блока 2 памяти в регистр

10 числа и третью часть 11-3 регист- 40 дом дешифратора, первый выход котора 11 сдвига считывается следующее слово, после чего продолжается работа третьей микропрограммы до ее полного завершения.

Снятие сигнала обращения к устройству приводит схему в исходное положение.

Таким образом, предлагаемое постоянное запоминающее устройство позволяет хранить и считывать команды, входом предварительной записи счетзаписанные в накопителе плотно, без пропусков, что эквивалентно увеличению информационной емкости устройства.

Формула изобретения.По стоянное запоминающее устройство, содержащее блок памяти, регистр второго блока памяти, выход которого соединен с первым информационным входом второго усилителя считывания, выход которого соединен с первым инфор,мационным входом второго регистра

5 1367042

6 числа, выход которого соединен с пер- дами управления выходом второго форвым и вторым информационными входами мирователя адреса, второго усилипервого регистра сдвига, первый вы- теля считывания и второго регистра ход которого соединен с первым инфор- числа, выход второго регистра сдвига мационным входом шифратора, выход ко- соединен с третьим входом задания торого соединен с первым входом вто- режима работы блока управления, четрого элемента ИЛИ, выход .которого со- вертый вход которого является треединен с первым входом предваритель- тьим входом задания режима работы ной записи счетчика адреса, выход 1О блока управления, пятый выход блока обратного переноса которого соединен . управления соединен с вторым входом с первым входом второго элемента И, третьего элемента И, шестая группа выход которого соединен с вторым вхо- выходов блока управления соединена с дом обратного счета счетчика, первым - третьими входами начальной установки тактовым входом второго регистра 15 счетчика адреса и второго регистра сдвига и третьим тактовым входом пер- числа, пятым входом начальной уставого регистра сдвига, второй выход новки первого регистра сдвига, вторым которого соединен с вторым входом входом начальной установки второго первого элемента ИЛИ, третий выход .регистра сдвига и третьим входом напервого регистра числа .соединен с ур чальной установки счетчика, четвертый первым входом третьего элемента И, вход тактовых импульсов .устройства выход которого соединен с вторым вхо- соединен с вторым входом второго эледом второго элемента ИЛИ, третья мента И, третий вход которого соедигруппа выходов блока управления сое- нен с седьмым выходом блока управлединена с вторым входом управления вы- 25 ния, восьмой выход которого соединен ходом шифратора и четвертым входом с третьим входом управления записью

-управления выходом первого регистра логической единицы в младший разряд сдвига, четвертая группа выходов бло- второго регистра сдвига,; а девятый

I ка управления соединена с вторыми выход блока управления соединен с входами управления предварительной чп четвертым счетным входом счетчика ад,записью счетчика адреса,вторымк вхо- . реса.

1367042

Составитель Н.Шустов

Техред И.Попович

Корректор Л.Патай

Редактор М.Циткина

Заказ 6843/49 Тираж 590

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, .Раушская наб- °, д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4