Матричный накопитель для полупроводникового запоминающего устройства

 

Изобретение относится к вычислительной технике и может быть использовано для записи, хранения и считывания информации в вычислительном устройстве. Целью изобретения является упрощение матричного накопителя. Поставленная цель достигается за счет введения выпрямительных диодов 3, аноды которых соединены с соответствующими затворами соответствующих запоминающих транзисторов, стоки которых подключены к катодам соответствующих диодов. 2 ил. РШ1 РШ2 (Л СО ел 00 Ш2 фив. 7

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1358001

А1 (50 4 G ll С ll 40 17 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

Cr4

Сл

1Ш1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3629426/24-24 (22) 03.08.83 (46) 07.12.87. Бюл. № 45 (71) Таганрогский радиотехнический институт им. В. Д. Калмыкова (72) А. Г. Гарицын, М. М. Дымшиц и А. С. Наумченко (53) 681.327.66 (088.8) (56) Заявка ФРГ № 2748222, кл. G 11 С 11/24, опублик. 1978.

Ржанов А. В., Синица С. П. Системы памяти на основе МДП и МНОП структур. — Микроэлектроника, 1977, т. 6, вып. 6. (54) МАТРИЧНЫЙ НАКОПИТЕЛЬ ДЛЯ

ПОЛУПРОВОДНИКОВОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА (57) Изобретение относится к вычислительной технике и может быть использовано для записи, хранения и считывания информации в вычислительном устройстве.

Целью изобретения является упрощение матричного накопителя. Поставленная цель достигается за счет введения выпрямительных диодов 3, аноды которых соединены с соответствующими затворами соответствующих запоминающих транзисторов, стоки которых подключены к катодам соответствующих диодов. 2 ил.

1358001

Формула изобретения

8 7 8

Фиг. 8 вниипи Заказ 5507/52 Тираж 588 Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано для записи, хранения и считывания информации в вычислительном устройстве.

Целью изобретения является упрощение матричного накопителя.

На фиг. 1 изображена электрическая схема накопителя; на фиг. 2 — структура накопителя.

Накопитель содержит ячейки 1 памяти, каждая из которых состоит из запоминающих транзисторов 2 и выпрямительных диодов 3, числовые шины 4 и разрядные шины 5. Истоковые области 6 транзистора образуют числовые шины (фиг. 2), область 7 образует стоки транзистора, на которых сформированы диоды 3, например диоды Шоттки, диэлектрический слой 8 является запоминающим, металлический слой 9 образует разрядные шины.

Изоляция запоминающих транзисторов осу- 20 ществляется разделительными канавками 10.

Все слои нанесены на полупроводниковую подложку 11.

Рассмотрим работу матричного накопителя на примере, когда полупроводниковая подложка 11 имеет р-тип проводимости, а области 6 и 7 имеют п-тип проводимости. При записи «О» на числовую шину 4 (исток) подается потенциал отрицательной полярности, а на разрядную шину 5 положительный потенциал, величина которого достаточна для того, чтобы в диэлектрическом слое 8 сформировался отрицательный объемный заряд, который сохраняется при отключении питания.

Пороговое напряжение транзистора определяется выражением

VÄ (O) =V. + — =, (1) йс> где V. — исходное пороговое напряжение транзистора;

g — величина заряда, сформирован- 40 ного при записи «О» в диэлектрическом слое 8;

С вЂ” емкость подзатворного диэлектУ рика.

Для записи «1» полярность напряжения, 45 подаваемого на разрядную 5 и числовую 4 шины, изменяется и в диэлектрическом слое 8 формируется положительный заряд. Пороговое напряжение транзистора, определяемое выражением (1), приобретает следующее значение:

В режиме считывания на числовую шину 4 подается отрицательный потенциал, а на разрядную шину 5 — положительный, величина которого определяется соотношением

V.(1)

Если записана «!», то между стоком и истоком образуется инверсионный канал носителей п-типа, и в цепи появляется ток, что соответствует считыванию «1», так как диод 3 находится в прямом смещении.

Если записан «О», то образование инверсионного канала между стоком и истоком при напряжении на разрядной шине 5, равном V не происходит, и ток определяется током обратносмещенного р-и-перехо да стока, что соответствует считыванию «О».

При выборе числовой шины 4 и разрядной шины 5 связь между шинами осуществляется через выбранную ячейку 1 памяти и через остальные невыбранные ячейки (фиг. 1).

Рассмотрим случай, когда канал ячейки

1 памяти закрыт (записан «О»), а канал остальных ячеек открыт (записана «1»).

Ток через невыбранные ячейки не превышает тока обратносмещенного диода к стоку, что позволяет пренебречь связью между числовыми и разрядными шинами через невыбранные ячейки.

Матричный накопитель для полупроводникового запоминающего устройства, содержащий числовые и разрядные шины, в перекрестиях которых включены запоминающие транзисторы, истоки которых подключены к соответствующим числовым шинам, а затворы — к соответствующим разрядным шинам, отличающийся тем, что, с целью упрощения накопителя, он содержит выпрямительные диоды, аноды которых соединены с затворами соответствующих запоминающих транзисторов, стоки которых подключены к катодам соответствующих выпрямительных диодов.