Блок задержки цифровой информации с самоконтролем

 

Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровой информации. Цель изобретения - повышение надежности блока. Блок задержки цифровой информации с самоконтролем содержит блоки 1 и 6 кодирования , счетчик 2 адреса, накопители 3 и 10, элемент НЕ 4, регистры 5 и 11 числа, блок 7 сравнения, элемент ИЛИ 8, элемент И 9. Устройство позволяет различать случайные сбои и отказы (повторяющиеся сбои) разрядов первого накопителя, что повышает достоверность функционирования устройства . 1 ил.

СО!ОЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ф. w я )((1I Я (21) 4082651/24-24 (22) 16.05.86 (46) 23.01.88. Бюл. М 3

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (72) В. Н.Лацин, E.Ë. Полин, А. В. Дрозд, В.П.Карпенко и В.В.Лебедь (53) 681. 327 (088. 8) 1 (56) Авторское. свидетельство СССР

9 1193653, кл. G 06 F 1/04, 1984, Авторское свидетельство СССР к 1287137, кл. G 06 F 1/04, 1985. (54) БЛОК ЗАДЕРЖКИ ЦИФРОВОЙ ИНФОРМАЦИИ С САМОКОНТРОЛЕМ (57) Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровой информации. Цель изобретения — повышение надежности блока. Блок задержки цифровой информации с самоконтролем содержит блоки 1 и 6 кодирования, счетчик 2 адреса, накопители

3 и 10, элемент НЕ 4, регистры 5 и

11 числа, блок 7 сравнения, элемент

ИЛИ 8, элемент И 9. Устройство позволяет различать случайные сбои и отказы (повторяющиеся сбои) разрядов первого накопителя, что повышает достоверность функционирования устройства. 1 ил.

1

13689

Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровой информации.

Цель изобретения — повышение надежности блока.

На чертеже изображена структурная схема блока задержки цифровой информации с самоконтролем. 10

Блок содержит первый блок 1 кодирования, счетчик 2 адреса, первый накопитель 3, элемент НЕ 4, первый регистр 5 числа, второй блок 6 кодирования, блок 7 сравнения, элемент 16

ИЛИ 8, элемент И 9, второй накопитель 10, второй регистр 11 числа, вход 12 синхронизации, информационный вход 13, информационный выход 14, выход 15 "Наличие сбоя" и выход 16: 2р

"Наличие отказа".

Устройство работает следующим образом.

В начальный момент происходит обнуление всех регистров устройства (цепи обнуления не показаны).

Далее на информационный вход 13 устройства начинает поступать последовательность информационных слов, сопровождаемая синхроимпульсами типа З0

"меандр". По каждому переднему фронту синхроимпульса происходит увеличение адреса в счетчике 2 на единицу, причем во время первой половины периода происходит чтение их ячейки информа5 ции, записанной К тактов назад (где К2 ) - величина задержки, опР ределяемая коэффициентом р пересчета счетчика 2), а во время второй половины периода происходит запись в эту 40 же ячейку информации, которая, в свою очередь, считывается через К тактов.

Информационные разряды записываются в первый накопитель 3 вместе со своими контрольными разрядами. Конт- 45 рольные разряды вычисляются как сумма по модулю m соответствующего информационного слова. При считывании через К тактов осуществляется аналогичное вычисление контрольных разрядов я0 для считанного информационного слова, которое по заданному фронту синхроимпульса заносится в регистр 5. Свертка по модулю m реализуется блоком 6.

Далее происходит сравнение контрольных разрядов вычисленных до записи и после считывания из первого накопителя 3. Если контрольные разряды совпадают,то на выходе блока 7 срав22 2 нения будет сигналлогического "О".

В случае сбоя разрядов первого накопителя 3 совпадения контрольных разрядов не происходит и на выходе блока 7 сравнения устанавливается сигнал логической "1" ° Этот сигнал проходит на первый выход контроля устройства как информация о происшедшем сбое. В следующем такте этот же сигнал о сбое через элемент ИЛИ 8 записывается во второй накопитель 10, где осуществляется задержка информации о происшедших сбоях на 1 тактов (где 1=2 причем р д). Сигнал с выхода регистра 11 поступает через элемент ИЛИ 8 снова на вход второго накопителя 10.

Таким образом, во втором накопителе

1о постоянно циркулирует по кольцу информация о происшедших в первом накопителе 3 .сбоях в различных ячейках. Предположим, что произошел отказ одной из ячеек памяти первого накопителя 3. Тогда информация о сбое поступает в кольцо, реализованное на втором накопителе 1О. Через К тактов вновь осуществляется чтение из отказавшей ячейки первого накопителя

3 и информация о сбоях поступает на вход элемента ИЛИ 8. При этом на один из входов элемента ИЛИ 8 поступает информация о том происходили ли ранее сбои при чтении из этой ячейки.

Если предыдущие сбои были зафиксированы, т.е. на входах элементов ИЛИ 8 и И 9 будут две единицы, то на выходе элемента И 9 появится сигнал логической "1", поступающий на выход 16 устройства и свидетельствующий об отказе ячейки первого накопителя 3.

3а время одного цикла основной задержки К второй накопитель успеет сделать S циклов вспомогательной эаГ К держки (где S =- — 1,При этом, чем больше. 1, тем больше вероятность правильного выделения отказавшей ячейки.

Формула изобретения

Блок задержки цифровой информации с самоконтролем, содержащий первый накопитель, счетчик адреса, первый и второй блоки кодирования, первый регистр числа и блок сравнения, причем управляющий вход первого накопителя и счетный вход счетчика адре15

25

Составитель В.Рудаков

Техред JI.Îëèéíûê Корректор В.Гирняк

Редактор А.Ворович

Заказ 307/53

Тирах 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óàãoðîä, ул. Проектная, 4.з 1368 са объединены и являются входом синхронизации блока, выходы разрядов счетчика адреса подключены к адресным входам первого накопителя инфор-У 5 мационный вход которого является информационным входом блока, выходы информационных и контрольных разря1 дов первого накопителя соединены соответственно с входами информацион10 ных и контрольных разрядов первого регистра числа, информационный выход которого подключен к входу второго блока кодирования и является информационным входом блока, контрольный выход первого регистра числа соединен с первым входом блока. сравнения,> отличающийся тем, что, с целью повышения надежности блока, в него введены второй накопитель, второй регистр числа, элемент НЕ, элемент

ИЛИ и элемент И, причем управляющий вход второго накопителя и вход элемента НЕ соединены с входом синхро922 4 ниэации блока, выход элемента НЕ подключен к управляющим входам первого и второго регистров числа, вход первого блока кодирования соединен с информационным входом блока, выходы пер1 вого блока кодирования подключены к входам контрольных разрядов первого накопителя, выходы младших разрядов счетчика адреса соединены с адресными входами второго накопителя, выход которого соединен с информацион1 ным входом второго регистра числа, выход которого подключен к первым входам элемента И и элемента ИЛИ, выход которого соединен с информационным входом второго накопителя, выход блока сравнения соединен с вторыми входами элемента И и элемента ИЛИ и

I является выходом "Наличие .отказа" блока, выход элемента И является выходом "Наличие сбоя" блока, контрольный выход первого регистра числа сое-! динен с вторым входом блокасравнения.