Запоминающее устройство с сохранением информации при отключении питания

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах обработки цифровой информации в качестве оперативной или полупостоянной памяти с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (191 00

15Р 4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4082524/24-24 (22) 13.05.86 (46) 07.01.88. Бюл. N 1 (72) А.А.Медведев (53) 68 1.327(088.8) (56) Авторское свидетельство СССР

Ф 1116461, кл. G 11 С 29/00, 1984.

Авторское свидетельство СССР

М - 1083236, кл. G 11 С 29/00, 1984. (54) ЗАПОМИНАКФЦЕЕ УСТРОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ (57) Изобретение относится к вычислительной технике, в частности к запоминакицим устройствам, и моает быть использовано в системах обработки цифровой информации в качестве оперативной или полупостоянной памяти с

1365133подпиткой от резервного источника питания при отключении сетевого питания. Целью изобретения является повышение надежности устройства. Устройство содержит накопитель 1, блок 2 сопряжения, триггер 3, три элемента И

4-6, элементы НЕ 7, 8, нагруэочные элементы 9, 10, резервный источник 11 питания, ключи 12, 14, 17, первый 13 и второй 15 пороговые блоки, блок 16 отключения основного питания накопителя, элемент 18 включения резервного источника питания, накопительный элемент 19. Повышение надежности устройИзобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах обработки цифровой информации в качестве оперативной или полупостоянной памяти с подпиткой от резервного источника читания при отключении сетевого питания.

Целью изобретения является повышение надежности устройства.

На фиг.1 приведены функциональная схема устройства и принцйпиальные схемы блока отключения основного питания накопителя и третьего ключа; на фиг.2 — функциональная схема наиболее преДпочтительного варианта выполнения блока сопряжения; на фиг.3— принципиальные схемы первого ключа и первого порогового блока; на фиг.4 принципиальные схемы второго ключа и второго порогового блока.

Устройство содержит (фиг.1) накопитель 1, блок 2 сопряжения, триггер

3, с первого по третий элементы И

4-6, первый 7 и второй 8 элементы НЕ, первый И 9, второй 10 нагрузочные элементы, резервный источник 11 питания, первый ключ 12, первый пороговый блок 13, второй ключ 14, второй пороговый блок 15, блок 16 отключения основного питания накопителя 2, третий ключ 17, элемент 18 включения резервного источника питания, накопительный элемент 19, вход 20 и выход

21 основного источника питания устройства вход 22 начальной установ-. (ства достигается путем блокирования блоком 16 доступа к накопителю 1 в момент изменения, отключения или восстановления основного питания, причем накопитель 1 переводится в режим хранения информации с подпиткой от резервного источника 11 питания, при этом ограничиваются ток, потребляемый от резервного источника 11 в момент отключения основного питания, и токи утечек через элементы HE 7, 8 в установившемся режиме при питании от резервного источника 11. 1 з.п. ф-лы, 4 ил. ки, вход 23 режима записи, вход 24 режима чтения, адресные входы 25, информационные входы-выходы 26 устройства, формирователь 27 сигналов.

5 Блок 16 отключения основного питания накопителя содержит (фиг.1) ключевой транзистор 28, управляющие транзисторы 29-31 с первого по третий и резисторы 32-35 с первого по четвертый. Третий ключ 17 содержит ключевой транзистор 36 и резистор 37.

Устройство содержит также выход 38 идентификации состояния устройства.

Блок 2 сопряжения содержит (фиг.2)

15 формирователь 39 сигналов, дешифратор 40, адресные формирователи 41, двунаправленные приемопередатчики 42 и элемент ИЛИ 43, а также первый 44 и второй 45 выходы, первую 46 и вторую 47 группы выходов 2 сопряжения.

Первый ключ 12 содержит (фиг.3) ключевой транзистор 48 и ограничительный резистор 49.

Первый пороговый блок 13 содержит выходные транзисторы 50 и 51, управляющие транзисторы 52-55, диоды 5660, конденсаторы 61 и 62 и резисторы 63-73 °

Второй ключ 14 содержит (фиг.4)

З0 транзисторы 74 и резисторы 75 и 76.

Второй пороговый блок 15 содержит транзисторы 77 и 78, диоды 79-81, конденсаторы 82 и 83 и резисторы

84-87.

Устройство работает следующим образом.

1365133

Напряжение основного питания подается по входу 20 и выходу 21 (фиг.1) на вход ключа 12 и первый вход бло— ка 13.

В течение времени, которое необходимо для того, чтобы закончились все переходные процессы, блок 13 удерживает вход ключа 12 в высокоомном состоянии, что приводит к блокировке 1р ключа 12, а на втором выходе блока 13 формируется запрещающий потенциал логический нуль. Затем с выхода блока 13 поступает разрешающий потенциал на вход ключа 12. 15

При этом ключ коммутирует вход 20 на выход ключа 12. Таким образом, напряжение питания подается на блок 2, формирователь 27, элементы И 4, 5, 6 и элементы HF 7, 8, блок 15, первый 2р вход блока 16 и вход ключа 17. Тригrep 3 устанавливается по сигналу с выхода формирователя 27 в фиксированное состояние, при котором на его вь ходе формируется уровень логического 25 нуля, который поступает на вход элемента И 6, с выхода которого логический нуль поступает на входы элементов

И 4, 5 и на выход 38 устройства. Таким образом блокируется прохождение Зр сигналов с выходов 44 и 45 блока 2 соответственно на входы режима и выборки накопителя 1. На втором выходе блока 13 формируется разрешающий потенциал — логическая единица. При подаче напряжения питания на первый вход блока 16 отпираются транзисторы

31, 29 и 28. При этом напряжение основного источника питания поступает с выхода,.блока 16 на вход питания нако — 4р пителя 1. Одновременно отпирается транзистор 36 ключа 17, подключая выход 21 основного источника питания к выходу питания накопителя 1. При поступлении сигнала установки на вход 45

22 триггер 3 переключается. При этом потенциал логической единицы с выхода триггера 3 поступает на вход элемента

И 6, на другом входе которого имеется логическая единица. Потенциал логической единицы с выхода элемента И 6 поступает на входы элементов И 4, 5 и на выход 38, что идентифицирует разрешение доступа к накопителю 1.

При записи информации в накопитель 55

1 на входы 25 подается код адреса, а на входы 26 — код записываемого числа, на вход 22 — импульс записи.

При этом на выходе 44 блока 2 формируется импульс положительной полярности, который поступает на вход элемента И 4, так как в режиме разрешения доступа к накопителю 1 на другом входе элемента И 4 имеется потенциал логической единицы, который поступает на вход элемента НЕ 7, с выхода которого импульс отрицателЬной полярности поступает на вход режима накопителя 1. Накопитель 1 при этом настраивается на режим записи. Сигнал выборки накопителя 1 выхода 45 блока 2 через элемент И 5, элемент НЕ 8 поступает на вход выборки накопителя 1 также уровнем логического нуля, который разрешает запись информации в накопитель 1.

Цикл записи заканчивается по заднему фронту импульса записи. При этом на выходах 44 и 45 блока 2 устанавливаются уровни логического нуля и соответственно на входах режима и обращения накопителя 1 — уровни логической единицы, которые обеспечивают режим хранения информации. При считывании на вход 25 подается код адреса, а на вход 24 — импульс считывания.

При этом состояние выхода 44 не изменяется, следовательно, на входе режима накопителя 1 будет уровень логической единицы и накопитель 1 будет установлен в режим чтения. Код адреса с выходов 47 блока 2 поступает на адресные входы накопителя 1, на вход выборки которого с выхода элемента

НЕ 8 поступает сигнал выборки, формируемый на выходе 45 блока 2. Считываемая информация с информационного выхода накопителя 1 проходит через блок 2 на выходы 26. Изменение основного напряжения питания на входе 20, т.е. его кратковременное увеличение или снижение в результате сбоя или выключения основного питания, приводит к сраоатыванию блоков 13 и 15.

С выхода блока 13 поступает на первый вход элемента И 6 запрещающий потенциал — уровень логического нуля, который поступает на входы соответственно элемента И 4 и элемента И 5

l блокируя прохождение сигналов с выходов 44 и 45 блока 2 на входы накопителя 1. При этом с выходов элементов И 4 и 5 поступают на входы соответственно элементов НЕ 7 и 8 потенциалы логического нуля, а с выходов элементов НЕ 7 и 8 уровни логических единиц поступают на входы режима и

1365133 обращения накопителя 1, обеспечивая режим хранения информации в накопителе 1. Одновременно блок 13 блокирует ключ 12, а с выхода блока 15 поступает на вход ключа 14 разрешающий коммутацию потенциал. При этом ключ

12 размыкается, разрывая цепь между своим выходом и входом 20, а ключ

14 замыкается, соединяя цепь выхода ключа 12 на выход 21.

Таким образом, снимается напряжение со нходов питания блока 2 формирователя 27, триггера 3, элементов

И 4-6, элементов НЕ 7, 8 с первого входа блока 16 и входа ключа 17. В момент снятия основного напряжения со входов питания элементов НЕ 7 и 8 на их выходах стабильно удерживается потенциал логической единицы, так как, во-первых, до момента снятия напряжения основного питания на входах элементов НЕ 7 и 8 имеется потенциал логического нуля, а н; их выходах потенциал логической единицы, во-вторых, снятие напряжения со входон питания элементов НЕ 7, с осуществляется путем замыкания их в .îäîí и выходов питания между собой ключо 14, в-третьих, потенциал логической единицы удерживается за счет подачи напряжения через нагрузочные элементы 9 и 10 са входа питания накопителя 1.

Снятие напряжения основнбго питания с первого входа блока 16 приводит к запиранию транзисторов 28, 29, 31. Одновременно запирается транзистор 36 ключа 17. При этом блок 16 разрывает связь между входом питания накопителя 1 и выходом ключа 12 и соответственно между входами питания блока

2, формирователя 27, триггера 3, элементов И 4-6, элементов HE 7 и 8.

Ключ 17 разрывает связь между выходом питания накопителя 1 и выходом 21 и соответственно выходами питания блока 2, формирователя 27, элементов 48. Некоторое время подпитка накопителя 1 осуществляется за счет накопленного заряда элементом 19. Снижение напряжения на входе питания накопителя 1 приводит к отпиранию элемента 18 током, протекающим по цепи: ныход резервного источника 11 питания, эмиттер — база транзистора элемента 18, вход и выход питания накопителя 1 и вход источника 11. Коллекторный ток транзистора элемента 18 поступает на

В случае, если перевод накопителя

1 в режим работы от источника 11 произошел по причине сбоя основного питания, то через время, необходимое для разряда конденсатора 62 (фиг.3), устройство автоматически переходит на питание от основного источника эа счет разблокировки ключа 12. Однако доступ к накопителю 1 будет блокирован, потому что триггер 3 при подаче напряжения на входы питания формирователя 27 устанавливается н состояние, при котором с его выхода поступает уровень логического нуля на вход элемента И 6, логический нуль на вывход блока 16 и через резистор 33 на переход база — эмиттер транзистора 30.

Величина коллекторного тока элемента 18 может быть незначительной, что достигается соответстнующим подбором значения резистора 33, так как транзистор 30 отпирается и при незначительном токе, втекающем н его базу, поскольку в цепи коллектора транзистора 30 — высокоомное сопротивление, образованное переходом эмиттер коллектор запертого транзистора 31.

Транзистор 30 отпирается, а с его коллекторного выхода поступает запирающий потенциал на базу транзистора

29, последний запирается, что эквивалентно разрыву базовой цепи транзистора 28. Тем самым предотвращается

20 инверсный режим работы транзистора

28. Таким образом, блок 16 надежно блокирует прохождение потенциала со входа питания накопителя 1 на выход ключа 12 и соответственно на входы

25 питания блока 2, формирователя 27, элементов И 4-6, элементов HE 7 и 8.

Накопитель 1 переходит н режим хранения информации с подпиткой от источника 11 питания. Отсутствие уровня

З0 логической единицы на выходе 38 идентифицирует состояние блокировки доступа к накопителю 1. Режим хранения накопителя 1 обеспечивается наличием уровней логических единиц на его входах режима и обращения за счет подачи

35 напряжения через нагрузочные элементы

9 и 10. Причем утечки токов через внутренние сопротивления элементов

НЕ 7, 8 значительно ограничены, так

40 как вход и выход питания накопителя

1 в режиме работы от источника 11 развязаны от цепи питания элементов

НЕ 7 и 8, элементов И 4-6 блока 2.

1365133 ходе которого блокирует прохождение сигналов через элементы И 4 и 5.

Таким образом, после сбоя основного питания блокировка доступа к нако5 пителю 1 предотвращает запись в него ложной информации со стороны внешних устройств.

Отсутствие уровня логической единицы на выходе 38 устройства идентифицирует блокировку доступа к накопителю 1. формула изобретения

1. Запоминающее устройство с сохранением информации при отключении питания, содержащее накопитель, первый пороговый блок, блок сопряжения, накопительный элемент, первый и вто- 2р рой элементы И, причем первый и второй управляющие входы блока сопряжения являются соответственно входом режима записи и входом режима чтения устройства, адресными входами и ин- 25 формационными входами-выходами устройства являются соответственно адресные входы и один из информационных входов-выходов блока сопряжения, первый выход которого подключен к перво- 30 му входу первого элемента И, другие информационные входы и первая группа выходов блока сопряжения соединень соответственно с информационными выходами и входами накопителя, вход пи- Э5 тания которого подключен к первому выводу накопительного элемента, о т— .л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй пороговый блок, 40 с первого по третий ключи, блок отключения основного питания накопителя, элемент включения резервного источника питания, триггер, формирователь сигналов, третий элемент И, пер- 45 вый и второй нагрузочные элементы, первый и второй элементы НЕ, причем первые входы первого ключа и первого порогового блока являются входом основного источника питания, первый вы- 5р ход первого порогового блока соединен с вторым входом первого ключа, выход которого подключен к первым входам второго и третьего ключей, входу второго порогового блока, первому входу блока отключения основного питания накопителя, к входу питания элементов И с первого по третий и . первого и второго элементов НЕ, входу питания блока сопряжения, входу питания формирователя сигналов и второму входу первого порогового блока, второй выход которого соединен с первым входом третьего элемента И, второй вход которого подключен к выходу триггера, вход установки в "О которого соединен с выходой формирователя сигналов, выход третьего элемента И подключен к первому входу второго элемента И и второму входу первого элемента И, выход которого соединен с входом первого элемента НЕ, выход которого подключен к первому выводу второго нагрузочного элемента и входу управления режимом записи-чтения накопителя, вход выборки которого и первый вывод первого нагрузочного элемента соединены с выходом второго элемента НЕ, вход которого подключен к выходу второго элемента И, второй вход которого соединен с вторым выходом блока сопряжения, вторая группа выходов которого подключена к адресным входам накопителя, вход питания которого соединен с вторыми выводами первого и второго нагрузочных элементов, первым выходом блока отключения основного питания накопителя и управляющим входом элемента включения резервного питания, выход которого подключен к второму входу блока отключения основного питания накопителя, третий вход которого соединен с выходом третьего ключа, вторым выводом накопительного элемента, выходом питания накопителя, четвертый вход блока отключения основного питания накопителя и второй вход третьего ключа соединены с первым выходом второго порогового элемента, второй выход которого подключен к второму входу вто" рого ключа, выходы питания первого и второго элементов НЕ, элементов И с первого по третий, формирователя сигналов, блока сопряжения и выходы второго ключа, первого и второго пороговых блоков являются выходом основного источника питания устройства, вход установки в "1" триггера и выход третьего элемента И являются соответственно входом начальной установки и вьпсодом идентификации состояния устройства, вход элемента включения резервного питания и выход питания накопителя являются соответственно входом и выходом резервного источника питания устройства.

1365133 ка.

Фиг.2

2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок отключения основного питания накопителя содержит ключевой транзистор, с первого по третий управляющие транзисторы и с первого по четвертый резисторы, причем база ключевого транзистора соединена с первым выводом первого резистора, второй вывод которого под- 10 ключен к коллектору первого управляющего транзистора, база которого соединена с коллектором второго управляющего транзистора и первым выводом третьего резистора, второй вывод ко- 15 торого подключен к коллектору третьего управляющего транзистора, эмиттер которог о соединен с змиттером ключевого транзистора и является первым входом блока, выходом которого является коллектор ключевого транзистора, база второго управляющего транзистора подключена к первому выводу второго резистора, второй вывод которого является вторым входом блока, эмиттеры первого и второго управляющих транзисторов объединены и являются третьим входом блока, база третьего управляющего транзистора соединена с первым выводом четвертого резис-, тора, второй вывод которого является четвертым входом бло1365133

1365133

43 р 1 С М

Редактор Н.Егорова

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6641/45

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ъ

ы фд ь

%э

@ и %Э

Составитель Т.Зайцева

Техред М.Ходанич Корректор M. Демчик