Импульсное логическое устройство

 

Изобретение относится к цифровой технике и предназначено для согласования уровней логических злементов с индуктивной нагрузкой. Устройство содержит инвертор 1, логический злемент (расширитель по ИЛИ) 2, конденсатор 4, резисторы 5 и 6, п-р-п-транзистор 7 и трансформатор 8. Введение диода 3 снижает мощность, потребляемую устройством . 1 ил.

СОЮЗ СООЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (191 (И) (5у 4 Н 03 К 19 00

В (Г " 8"" h 13 13 i

ПИСАНИЕ ИЗОБРЕТЕНИЯ

А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СУДАРСТВЕННЫЙ НОМИТЕТ СССР

О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

21) 4100175/24-21

22) 25.07.86

46) 23.01.88. Бюл. Ф 3

71) Таганрогский радиотехнический нститут им. В.Д.Калмыкова

72) Л.К.Самойлов, С.П.Тяжкун

И.П.Сорокина

53) 621.374(088.8)

56) Приборы и техника эксперимента, 981, У 6, с. 77-79, рис. 2.

Авторское свидетельство СССР

1034189, кл. Н 03 К 19/00, 26.04.82. (54) ИМПУЛЬСНОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к цифровой технике и предназначено для согласования уровней логических элементов с индуктивной нагрузкой. Устройство содержит инвертор 1, логический элемент (расширитель по ИПИ) 2, конденсатор

4, резисторы 5 и 6, и-р-и-транзистор

7 и трансформатор 8. Введение диода

3 снижает мощность, потребляемую устройством. 1 ил.

75 2

Формула изобретения

Составитель А. Цехановский

Редактор M,Áëàíàð Техред А.Кравчук

Корректор В.Бутяга

Заказ 315/56

Тираж 928

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

1 13689

Изобретение относится к цифровой технике и предназначено для согласования уровней логических элементов с индуктивной нагрузкой: микродвигате5 лями, реле, трансформаторами.

Цель изобретения †снижение мощности, потребляемой устройством.

На чертеже изображена схема устройства.

Устройство содержит первый логический элемент (инвертор) 1, второй логический элемент (ррсширитель по

ИЛИ) 2, диод 3, конденсатор 4, резисторы 5 и 6, и-р-и-транзистор 7 и тран-15 сформатор 8, причем вход устройства соединен с входами логических элементов 1 и 2, выход логического элемента 1 соединен с анодом диода 3, катод которого через конденсатор 4 свя0 зан с общей шиной, а через резистоо

5 с вторым выходом логического эле— мента 2, первый выход которого через резистор 6 связан с общей шиной и соединен с базой и-р-и-транзистора 7, эмиттер которого соединен с общей шиной, а коллектор через трансформатор

8 связан с шиной питания.

Устройство работает следующим об разом. 30

При подаче на вход устройств уровня Лог.О" на выходе логического элемента 1 появляется инверсный уровень "Лог.1" и через диод 3 заряжается конденсатор 4. Через оба выхода логического элемента 2, выполненного по схеме расширителя по ИЛИ, ток не протекает. Поэтому транзистор 7 закрыт, а конденсатор 4 не разряжается через резистор 5.

При появлении на входе устройства уровня "Лог.1" на выходе логического элемента 1 уровень "Лог.О", который не влияет на напряжение конденсатора

4. Через выходы логического элемента

2 протекает ток по цепи конденсатор

4 — резистор 5 — второй выход — первый выход — база транзистора 7. Этим током открывается транзистор 7 и протекает ток в первичной обмотке трансформатора 8.

Если режим открытого транзистора

7 продолжается дольше допустимого (большая длительность уровня "Лог.1" на входе устройства), то конденсатор

4 разряжается и транзистор 7 закрывается. Таким образом обеспечена защита от режима перегрузки транзистора

7. В случае большой допустимой длительности t т.е. при низких частотах работы устройства, необходим конденсатор 4 большого номинала,и в этом случае в выходную цепь логического элемента 1 можно включать дополнительный токоограничивающий резистор .

Импульсное логическое устройство, содержащее два логических элемента, конденсатор, два резистора, п-р-и— транзистор и трансформатор, вход первого логического элемента соединен с входом устройства, выход второго логического элемента соединен с базой п-р-п-транзистора, эмиттер которого соединен с общей шиной, а коллектор через первичную обмотку трансформатора соединен.с шиной питания, первый вывод конденсатора и первый вывод первого резистора соединены с общей шиной, о т л и ч а ю щ е е с я тем, что, с целью снижения мощности, потребляемой устройством, введен диод, анод которого соединен с выходом перного логического элемента, а катод соединен с вторым выводом конденсатора и через второй резистор соединен с вторым выходом второго логического элемента, вход которого соединен с входом устройства, а первый выход со— единен с вторым выводом. первого резистора, первый логический элемент выполнен в виде инвертора, а второй логический элемент — расширителя по

ИЛИ .

Импульсное логическое устройство Импульсное логическое устройство 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем

Изобретение относится к импульсной технике

Изобретение относится к импульс-, ной технике и может быть использовано в измерительной технике ядерной физике при регистрации совпадений импульсов

Изобретение относится к импульсной технике и может быть использова но в цифровых устройствах

Изобретение относится к импульсной технике и может быть использовано при построении помехоустойчивых цифровых систем

Изобретение относится к импульсной технике и может быть использовано в различных цифровых устройствах с четьфехзначным алфавитом

Изобретение относится к импульсной технике и может быть использовано для реализации различных логических функций двух, трех и четырех переменных

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх