Преобразователь кодов

 

СО)ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (51) 4 Н 03 М 7/12

%Crt l4pl 5, ph fA

ПИСАНИЕ ИЗОБРЕТЕНИЯ

ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

А BTOPCKOMY СВИДЕТЕЛЬСТВУ

21) 4060618/24-24

22) 28,04.86

46) 23.01.88. Бюл. )) 3

72) Н.В.Дудченко и В.А.Вражнов

53) 681.325(088.8)

56) Авторское свидетельство СССР

1095168, кл. Н 03 М 7/12, 1984.

Авторское свидетельство СССР

185543, кл. Н 03 М 7/12, 1966.

54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ (57) Изобретение относится к вычисительной технике и может быть использовано при построении преобразующих и счетных устройств. Целью изобретения является расширение класса решаемых задач за счет обеспечения воэможности преобразования прямого кода в обратный и выполнения операций прямого и обратного счета. Преобразователь кодов содержит преобразующие разряды 4, каждый из которых состоит из счетного триггера 5, элементов И 6 и 7, элемента ИЛИ 8 и дополнительного элемента ИЛИ 3. 1 ил.

136

Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для осуществления преобразования прямого кода в обратный и дополнительный и для осуществления операций прямого и обратного счета.

Цель изобретения — расширение класса решаемых задач за счет обеспечения воэможности преобразования прямого кода в обратный и выполнения операций прямого и обратного счета.

На чертеже представлена функциональная схема преобразователя.

Преобразователь содержит управляющие входы 1 и 2, дополнительный элемент ИЛИ 3, преобразующие разряды 4-1, ..., 4-п каждый иэ которых состоит из счетного триггера 5, первого элемента И 6, второго элемента

И 7 и элемента ИЛИ 8 °

Преобразователь работает следующим образом.

Преобразуемое число записывается в счетные триггеры 5. Для преобразования прямого кода в дополнительный или дополнительного в прямой необходимо подать сигнал на управляющий вход 1. Для преобразования пря ro кода в обратный или обратного в прямой необходимо подать сигнал на управляющий вход 2.

Преобразование прямого кода в дополнительный заключается в инвертировании части кода, расположенной старше самой младшей единицы. Сигнал преобразования поступает с управляющего хода 1 через дополнительный элемент ИЛИ 3 на первые элементы И 6, открытые в тех разрядах, где записана единица, затем через элементы ИЛИ 8 сигнал поступает на счетные входы триггеров 5 разрядов, расположенных непосредственно за разрядами, в которых записана единица, и тем самым инвертирует их.

Если эа разрядом, в котором записана единица, будут расположены один или несколько разрядов, в которых записаны нули, то сигнал будет распространяться через открытые в этом случае вторые элементы И 7 и элементы ИЛИ 8, осуществляя инвертирование триггеров 5 последующих разрядов.

Преобразование прямого кода в обрагный заключается в инвертировании

8992 2 всего кода числа. Сигнал преобразования с управляющего входа 2 поступает непосредственно на счетный вход триггера 5 первого разряда 4-1, инвертируя его, и далее через вторые элементы И 7, открытые в тех разрядах

4-1, ..., 4-i где записаны нули, и элементы ИЛИ 8 на счетные входы триггеров 5 всех последующих разрядов

4-2, ..., 4 †(i + 1), расположенных до первого разряда с записанной единицей включительно. Инвертирование части кода, расположенного после самой младшей единицы, происходит аналогично тому, как и при преобразовании в дополнительный код, с тем лишь отличием, что сигнал на первые элементы И 6 поступает через дополнительный элемент ИЛИ 3 с управляющего входа 2.

Операция прямоro счета осуществляется в два такта, а именно путем последовательного преобразования за25 писанного в разряды числа сначала в обратный, а затем в дополнительный код. Для этого необходимо подать сигнал сначала на управляющий вход 2, а затем на управляющий вход 1. В результате записанное в разряды число увеличигся на единицу, Операция. обратного счета также осуществляется в два такта, но при этом число, записанное в разряды, последовательно преобразуется снача35 ла в дополнительный, а затем в обратный код. Для этого необходимо подать сигнал сначала на управляющий вход 1, а затем на управляющий вход

40 2, В результате записанное в разряды число уменьшится на единицу.

Для исключения сбоев целесообраз,но использование триггеров, переключающихся по заднему фронту сигналов, 45 поступающих на их счетные входы.

Формула изобретения

Преобразователь кодов, состоящий из и преобразующих разрядов, каждый

5р иэ которых, кроме первого, содержит счетный триггер, первый и второй элементы И и элемент ИЛИ, выход которого является выходом преобразующего разряда и соединен со счетным входом соседнего старшего преобразующего разряда, первый преобразующий разряд содержит счетный триггер и первый элемент И, прямой выход счетного триггера каждого преобразующего раз992

Составитель N.Àðøàâñêèé

Техред А.Кравчук Корректор О.Кравцова

Редактор Н. Яцола

Заказ 315/56

Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 з 1368 ряда соединен с первым входом первого элемента И, во всех преобразующих разрядах, кроме первого, выход первого элемента И соединен с первым

5 входом элемента ИЛИ, второй вход которого соединен с выходом второго элемента И. первый вход которого соединен с инверсным выходом счетного триггера, вход которого соединен с 10 вторым входом второго элемента И, отличающийся тем, что, с целью расширения класса решаемых задач за счет обеспечения возможности преобразования прямого кода в обрат- 15 ный и выполнения операций прямого и обратного счета, в него введен дополнительный элемент ИЛИ, а в первый преобразующий разряд введены элемент

ИЛИ и второй элемент И, первый вход 2р которого соединен с входом счетного триггера, с первым входом дополнительного элемента ИЛИ и с управляющим входом преобразования прямого кода в обратный преобразователя, управляющий вход преобразования прямого кода в дополнительный которого соединен с вторым входом дополнительного элемента ИЛИ, выход которого соединен с вторыми входами первых элементов И всех преобразующих разрядов, инверсный выход счетного триггера первого преобразующего разряда соединен с вторйм входом второго элемента И. выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого является выходом первого преобразующего разряда. !