Программируемое постоянное запоминающее устройство с коррекцией

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (11 4 С 11 С 17!00

ОПИСАНИЕ ИЗОБРЕТЯ-Ц Я

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

Фиг.2

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм изОБРетений и ОткРытий (21) 4046772/24-24 (22) 31.03.86 (46) 07.02.88. Бюл. Ф 5 (72) Ю,И.Гецко, Г.Д,Гусейнов, М.И.Исмаилов и P.M.Ã!àìåäîâ (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

У 972595, кл. G 11 С 17/00, 1981.

Авторское свидетельство СССР

У 999111, кл. Г 11 С 17/00, 1981. (54) ПРОГРАМЩИРУ ЕМОЕ ПОСТОЯ101ОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКПИЕЙ (57) Изобретение относится к вычислительной технике, а именно к органиа.ации постоянных запоминающих уст„, Я0„„1372359 А1 ройств на интегральных схемах. Поставленная цель осуществляется за счет введения блока коррекции, включающего накопители 7, 8. Для коррекции на накопителе 7 по каждому адресу идентифицированных неисправностей записывается бит-признак, сообщающий о том, что в данном адресе в накопителе имеется непсправная информация и следует считывать достоверную информацию из блока. В накопителе 8 хранится скорректированная информация, которая программируется сразу после идентификации неисправностей. 1 з,п. ф-лы, 2 ил.

1372359

Изобретение относится к вычислительной технике, а именно к организации постоянных запоминающих устройств на интегральных микросхемах.

Цель изобретения — повышение надежности устройства.

На фиг.1 изображена схема программируемого постоянного запоминающего устройства; на фиг.2 — схема блока коррекции неисправностей устройства.

Устройство содержит блок 1 памяти (11 †„) из К накопителей, где

К = (1,n), дешифратор 2, адресную шину 3, блок 4 коррекции, вторую и первую группы 5 и 6 выходов блока коррекции.

Блок 4 содержит первый и второй накопители 7 и 8, первый и второй 2р коммутационные элементы 9 и 10 в виде соединительных розеток, группу 11 ограничительных элементов на резисторах, мультиплексор 12, токозадающий элемент 13 на резисторе и шину 1425 нулевого потенциала.

Устройство работает следующим образом.

Информация хранится в модулях памяти, выборка которых осуществляется 30 дешифратором 2 путем подачи сигнала на первый вход выборки накопителя при условии, что на второй вход выборки поступает из блока 4 разрешающий сигнал логической "1".

Для коррекции используются накопители 7 и 8. Для этого на накопителе 7 по каждому адресу идентифицированных неисправностей записывается бит-признак, сообщающий о том, что в 40 данном адресе, в накопителе имеется неисправная информация и следует считывать достоверную информацию иэ блока 4. В накопителе 8 хранятся скорректированные информации, которые 45 программируются сразу после идентификации неисправностей. Коммутационные элементы 9 и 10 позволяют отказаться от сложной процедуры перепайки и ускоряют процесс перепрограммирования микросхем при коррекции информации>мультиплексор 12 предотвращает наложение последовательности неисправностей одного модуля памяти на другой.

До появления первого отказа (восстановление перемычки, ошибка в программе и другие физические неисправности, приводящие к потере информации) при эксплуатации устройство функционирует следующим образом, При поступлении на адресные входы

3 сигнала адреса выбирается соответствующий накопитель блока 1 памяти.

Информация на выходе устройства при этом определяется только накопителями 1 памяти, так как из накопителя

7 на всех накопителях блока 1 памяти поступают разрешающие сигналы логической 1 (микросхемы в накопителях 7 и 8 устанавливаются в чистом— незапрограммированном виде, т.е. по всем адресам содержатся только "1").

По этой причине на выходе мультиплексора 12 присутствует сигнал логического "О", который держит накопитель

8 в режиме "Хранение".

Накопители 7 и 8 имеют и и m разрядов соответственно, т,е. устройство содержит n, m — разрядных накопителей блока 1. Пусть К-м (К = 1, 2,...,n) накопителем блока 1 по i-м (i = 0,1,...,N, где N — количество адресуемых ячеек накопителей) адресам обнаружена неисправность в q-м (q = 1,2,...,m) разряде, который находится в единичном состоянии, а остальные разряды — в нулевом состоянии:

1,2,...,q-1, q + 1,...,ш;

0,0,...,0,1,0. ..О.

До коррекции в накопителях 7 и 8 по всем адресам записаны только 1", 1,2э...учу...tm) 1929...iKl 1П

1 1 ° ° 1 1 у ° ° ° у 1 °

1,1... °,1...,1;

Коррекция неисправности в К-м накопителе блока 1 памяти, т,е. перевода единичного состояния данного разряда на нулевой осуществляется следующим образом.

В накопителе 8 по i-м адресам программируются m-разрядные слова с внесейием коррекции в q-м разряде:

1, 2. ° ° °, q, ° ° °,m;

0,0,...,0,...,0.

В накопителе 7 по i-м адресам в

К-м разряде вместо "1" программируется «О» °

1,2,...,К-1,К,К+1,...,n;

1372359

1,1,...,1,0,1,...,1.

После коррекции устройство функционирует следующим образом. 5

При поступлении на шину 3 сигнала

i-ro адреса считанный по К-му разряду накопителя 7 логический уровень "0" переводит К-й накопитель блока 1 из режима "Считывание" в режим "Хране- 10 ние . Этот же "0" через К-й информационный вход мультиплексора 12 поступает на вход выборки накопителя 8, который переводит его из режима "Хранение" в режим "Считывание". Таким 15 образом, информация на выход устройства поступает из накопителя 8 в скорректированном виде.

Аналогично корректируются любые другие неисправности, общее количест- 20 во которых определяется объемами накопителей 7 и 8.

Ф о р м у л а и з о б р е т е н и я

1. Программируемое постоянное запоминающее устройство с коррекцией, содержащее дешифратор, блок коррекции, блок памяти из К накопителей, где К = (1, п), адресные входы кото- 30 рых подключены к входам блока коррекции и дешифратора и являются адресными входами устройства, выходы дешпфратора подключены соответственно к входам выборки К-х накопителей, первая группа выходов блока коррекции является информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, вторые входы вы- 40 борки К-х накопителей соответственно подключены к второй группе выходов блока коррекции, выходы К-х накопителей подключены соответственно к информационным выходам устройства.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок коррекции содержит два накопителя, мультиплексор, два коммутационных элемента, группу ограничительных элементов на резисторах и токозадающий элемент на резисторе, первые выводы которых подключены к шине питания, адресные входы накопителей и управляющий вход мультиплексора подключены через соответствующие контакты коммутационных элементов к адресному входу блока коррекции, входы выборки первого и второго накопителей через соответствующие контакты первого и второго коммутационных элементов подключены соответственно к второму выводу регистра токозадающего элемента и выходу мультиплексора, вторые входы выборки накопителей через соответствующие контакты коммутационных элементов подключены к шине нулевого потенциала устройства, выходы первого накопителя через соответствующие контакты первого коммутационного элемента подключены соответственно к вторым выводам резисторов группы ограничительных элементов и информационным входам мультиплексора, выходы второго накопителя через соответствующие контакты второго коммутационного элемента подключены соответственно к информационным выходам устройства.

1372359

Составитель А. Ершова

Техред А.Кравчук

Корректор H.Ko o

Редактор А.Ворович

Заказ 487/43 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва) Ж-35, Раушская наб., д. 4!5

Производственно-полиграфическое предприятие, r, ужгород, ул. Проектная, 4