Устройство для деления

 

Изобретение относится к вычислительной технике и может использоfi n ч ваться автономно или в комплексе с цифровой вычислительной машиной для увеличения производительности вычислений . Целью изобретения является расширение области применения.за счет выполнения деления комплексных чисел. Поставленная цел. достигается тем, что устройство, включающее первую и вторую группы сумматоров 1 и два элемента ИСКЛЮЧАОДЕЕ ИЛИ 7, содержит третью и четвертую группы сумматоров 1, две группы сумматоров 2 промежуточных вычислений, группы вычислителей 3, 6 значений разрядов, две групп. сумматоров 4 определения остатков и группу сумматоров 5 определяющих значений с соответствующими связями. 2 з.п. ф-лы, 3 ил. чэ сл с:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (11) (51)4 С 06 F 7 52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ д1 (»,,д) (» г) Ю (г) айаг f

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

-(21) 4063096/24-24 (22) 25.04.86 (46) 15.03.88. Бюл. 10 (71) Институт проблем моделирования в энергетике AH УССР и Киевский институт инженеров гражданской авиации (72) А.И. Стасюк, А.И. Гузенко, В.И. Купреев, С.Е. Прозоров, Г.А. Трощенко и А.Г. Корченко (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 748410, кл. G 06 F //5?, 1978.

Авторское свидетельство СССР

У 1206774, кл. G 06 F 7/52, 1981. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (57) Изобретение относится к вычислительной технике и может использоваться автономно или в комплексе с цифровой вычислительной машиной для увеличения производительности вычислений. Целью изобретения является расширение области применения.за счет выполнения деления комплексных чисел .

Поста в . е иная цель достигается тем, что устройство, включающее первую и вторую группы сумматоров 1 и два элемента:"СКЛЮЧАЮЩЕЕ ИЛИ 7, содержит третью и четвертую группы сумматоров

1, две группы сумматоров 2 промежуточных вычислений, группы вычислителей 3, 6 значений разрядов, две груп1п,(сумматоров 4 определения остатков и группу сумматоров 5 определяющих значений с соответствующими связями.

2 3 . II. ф-TIKI 3

1381492

Изобретение относится к вычислительной технике и может быть использовано в составе многопроцессорной вычислительной машины как быстродей5 ствующее многофункциональное устройство.

Цель изобретения — расширение области применения устройства для деления эа счет выполнения деления комплексных чисел.

На фиг. 1 изображена схема устройства для деления для случая, когда

n = 3 (n — разрядность представления информации); на фиг. 2 и 3 — схемы вычислителей значений разрядов первой и второй групп соответственно (цифрами в скобках обозначены номера !

ХОДОВ).

a+)b — - = x+jy

c+jd

bc-ad

У сг+42

ac+bd х = сг+с12 (2) Устройство для деления (фиг. 1) содержит четыре группы сумматоров 1, две группы сумматоров 2 промежуточных вычислений, первую группу вычи- 25 слителей 3 значений разрядов, две группы сумматоров 4 определения остатков, группу сумматоров 5 определяющих значений, вторую группу вычислителей 6 значений разрядов, элемен- 30

Ч (11!

I ч

2 P (,+i) V 1 V (i) V(1) — 2 (; х + S; S ч

+ 2 (сс + dd) с + 2

I )i+1 1

Ч (I-I) 1

+ 2 (ас ч, + bd) ! 1+1 2

-j Ч I

Ч!

+ 2(bc — ad) ч (1111

Я (4) где 2 чо

= (i 2) ч, 1

- (, 1. 2) чо

2 (1+2) + 2 сх; (5) (7 +1) Д 1 (6) — (1+2)

+ (12) I2O (- 1+!

- (I Ф 7) .ч

Г 1Ч I

-(i!2) < ! 1 1

-(1+2) ч 1 ! г141

1+I - (1+2) "I " — (1+1! 111 -(2 11) -(7 1.1) ч 1

«)Y (7) — (1+2)

Алгоритм вычислений значений разрядов х, у аналогичен и в каждом раэч 1 1 ) v ! (, v p Г (2-1)-1 1 Ч, Ч1 ) (1+1) v х(при ° „1 х S, — 2 (ac + bd)) (2

" 12) (г) Г; >О

z = при .<„

0 C, 0

)=б, (i1 (г)

У = У + У

1 (1) гдех=х+

"() )(=0 с. О при xÐ") )(()

1 ты ИСКЛЮЧАЮЩЕЕ ИЛИ 7, информационные входы 8-11 и выходы 12 и 13.

Вычислитель 3 значений разрядов (фиг. 2) содержит четыре сумматора

14 и вычитатель 15., Вычислитель 6 значений разрядов (фиг. 3) содержит три сумматора 14 и два вычитателя 15.

Работа симметричного устройства для деления чисел основывается на следующих соотношениях:

Запишем выражения (2) в разрядной форме как:

vv >v чч vv v " v чч vv <ч v

ac+bd-(cc+dd)x=0; Ьс-ad-(cc+dd)y=O,(3) Для определения и-разрядных значений х и у в выражении (3) запишем и-разрядных уравнений, на основании каждого из которых определяется соответствующее i-е значение ху(д=1,2 „ п). рядном уравнении (4) может быть записан как

1381492

Устройство для деления (фиг. 1) работает следующим образом.

На входы 8-9 подаются значения ч ч v а, с, d и о соответственно, после чего в схеме устройства протекает переходный процесс. После окончания переходного процесса на выходе первого сумматора 5 определяющих значений по выражению (5) вычисляется ч значение 2 2,, которое подается со

-1 сдвигом 2 на первый вход второго сумматора 5, а также на вторые входы первых вычислителей 3 и 6 значений разрядов первой и второй групп, в каждом из которых моделируются разрядные уравнения по выражению (4).

В связи с этим на выходах первых вычислителей 3 и 6 значений разрядов первой и второй групп вычисляютб1 ч 4 ся соответственно значения S, и Sz которые подаются на вторые входы пер. вых сумматоров 4 определения остатков, а на их разрядных выходах обра (0 зуются значения первых разрядов х

1(y) I 01 (м

Y v х, и у, у искомых величин Х, У, которые подаются на выходы первых разрядов 12", 12 "и 13", 13" первого 12 и второго 13 выходов и на управляющие входы первых сумматоров

1 первой, второй, третьей и четвертой групп соответственно. В это время на выходах первых сумматоров 1 первой и второй групп по выражению (6) об— о -Ъ разуются значения 2 Р и 2 Р которые поступают на входы первого сумматора 2 промежуточных вычислений и со сдвигом 2 на первые входы вторых сумматоров 1 первой и второй групп.

На выходах первых сумматоров 1 третьей и четвертой групп по выражению (7) образуются значения 2 и

2,2, которые поступают на входы первого сумматора 2 промежуточных вычислений и со сдвигом 2 — на первые входы соответствующих вторых сумматоров третьей и четвертой групп.

На выходах первых сумматоров 2 промежуточных вычислений первой и второй групп по выражениям (6) и (7)

zv -3 "1 вычисляются значения 2 р и 2 р, которые поступают на первые входы первых сумматоров 4 соответственно первой и второй групп, в которых по вы ражению (4) вычисляются значения ocv

\ (I 13 татков S u Sz, которые поступают на первые входы вторых вычислителей 3 и 6 значений разрядов первой и второй групп соответственно. Далее

15 во втором сумматоре 5 определяющих значений по выражению (5) вычисляетГ ся значение 2, которое поступает на вторые входы вторых вычислителей 3 и 6 значений разрядов первой и второй групп, а также со сдвигом

-1

2, на первый вход третьего сумматора 5 определяющих значений. Во «торых вычислителях 3 и 6 значений раэ— рядов первой и второй групп по выражению (4) воспроизводятся вторые разрядные уравнения и определяюгся ве(2) (1) личины S, и S z, которые поступают на вт"орые входы вторых сумматоров 4 определения остатков соответственно первой и второй групп, а на их разрядных выходах образуются значения вторых разрядов искомых ве.п чшн, 20 которые подаются на выходы вторых разрядов 12, 12(и 13, 13 первого 12 и второго 13 выходов и на управляющие входы вторых сумматоров 1 первой, второй, третьей и чет25 вертой групп соответственно. Во вторых сумматорах 1 первой и второй групп по выражению (6) определяются о ф значения 2 (Ъ и 2 P, которые поступают на входы вторых сумматоров 2

30 промежуточных вычислений первой груп— 1 пы и со сдвигом 2 — на первые входы третьих сумматоров 1 этих же групп.

На выходах вторых сумматоров 1 третьей и четвертой групп по выражению

- oi

35 (7) вычисляются значения 2 р и

-4

2 Ь, которые поступают па входы

Ь второго сумматора 2 промежуточных — вычислений и со сдвигом 2 — на первые входы третьих сумматоров 1

40 третьей и четвертой групп. Далее на выходах вторых сумматоров 2 промежуточных вычислений по выражениям

V (6) и (7) определяются значения 2 / и 2 P, которые поступают на первые

45 входы вторых сумматоров 4 определения остатков первой и второй групп, в которых по выражению (4) вычисля1 (21 ются значения остатков S, и S поступающих на первые входы третьих

50 вычислителей 3 и 6 значений разрядов первой и второй групп. Аналогично в каждом i --м сумматоре 5 по выражению (5) вычисляется значение 2 "1) ; поступающее на первые входы i --х вычи55 слителей 3 и 6 значений разрядов пер-I вой и второй групп и со сдвигом 2 на первый вход последующего (i+1)-го сумматора 5. В i-x вычислителях 3 и 6 значений разрядов первой и второй

1381492

Y = Ьс, прис=1,a=d=0;

Ъс

Y с2 +(12 групп по выражению (4) определяются

i-e значения разрядов искомых векторов Х, У, поступающие на 2--е разряды первого 12(, 12 и второго 13() (2) 5

13 выходы 12 и 13 и управляющие входы i-x сумматоров 1 первой, второй, третьей и четвертой групп. В

i-x сумматорах 1 первой и второй групп и в i-м сумматоре 2 первой 10 группы по выражению (б) вычисляется

-()+2)" значение 2 Ъ;„, которое поступает на первый вход i-го сумматора 2 промежуточных вычислений первой группы, на выходе которого по выражению (4)

" (1) вычисляется значение Б, поступающее на первый вход (i+1)-го вычислителя 3 значений разрядов первой группы.Аналогично в i-x сумматорах 1 третьей и четвертой групп и в -м 20 сумматоре 2 промежуточных вычислений второй группы по выражению (7) вычисляется значение S",ïîñòóïàþùåå на первый вход i-го сумматора 4 определения остатков второй группы, на 25 выходе которого по выражению (4) вы" (7 числяется значение S 2, поступающее на первый вход (i+ 1)-ro вычислителя значений разрядов второй группы. И, наконец, в и-м сумматоре 5 по выра-„ жению (5) вычисляется значение 2(" („, которое подается на вторые входы и-х вычислителей 3 и 5 значений разряцов, а на их разрядных выходах образуются и-е младшие разряды х ", х")., о(Н 77!2) у, у искомых векторов х, у, которые поступают на и-е разряды 12(12, 13, 13 первого 12 и вто(2) (7) (2) рого 13 выходов. Знаки искомых переменных Х и Y образуются на выходах 40 первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и поступают соответст(7) венно на знаковые разряды 12 и

13()первого 12 и второго 13 выходов.

Таким образом, эа время равное за 45 держке сигнала между входами и выходами элементов, на первом 12 и втором 13 выходах устройства образуются

° 1 искомые значения х, у в виде совокуп (7) (2) t (7) (2) костей х + х и у + у соответственно. Кроме того, в предлагае50 мом устройстве может воспроизводиться ряд следук7щих функций: при а = 0;

d с2+d2

= О, а=1

Э при

b+d

2 с = с1 = 1; при в зависимости от того, какая совокупность входных данных принимает нулевое или единичное значение.

Формула изобретения

1. Устройство для деления, содержащее первую и вторую группы сумматоров и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет выполнения деления комплексных чисел, оно содержит третью и четвертую группы сумматоров, две группы сумматоров промежуточных вычислений, две группы вычислителей значений разрядов, две группы сумматоров определения остатков, группу сумматоров определяющих значений, причем выходы

i-x сумматоров (i 1,2,...,n, п —разрядность информации) первой и второй групп соединены соответственно с входами первого и второго слагаемых -го сумматора промежуточных вычислений первой группы, выход которого соединен с входом первого слагаемого

i --го сумматора определения остатка первой группы, выкоды i-х сумматоров третьей и четвертой групп соединены соответственно с входами первого и второго слагаемых i -го сумматора промежуточных вычислений второй группы, выход которого соединен с входом первого слагаемого i --го сумматора определения остатка второй группы, выходы i --x вычислителей значений разрядов первой и второй групп соединены с входами вторых слагаемых i-x сумматоров определения остатков первой и второй групп соответственно, выходы которых подключены к первым входам (i +1)-х вычислителей значений разрядов первой и второй групп соответственно, выход i --ro сумматора определяющих значений группы соединен с вторыми входами i -х вычислителей значений разрядов первой и второй групп и со сдвигом на один разряд в сторону младших разрядов — с вхо1381492 дом первых слагаемых (i+1)-ro сумматора определяющих значений группы, первый и второй разрядные выходы i --го вычислителя значений разрядов первой группы соединены соответственно с первыми и с вторыми входами разделения

i-x сумматоров первой и второй группы и являются выходом -го разряда первого выхода устройства, первый и вто- 1р рой разрядные выходы i --го вычислителя значений разрядов второй группы соединены соответственно с первыми и вторыми входами разрешения д -х сумматоров третьей и четвертой групп и являются выходом i --ro разряда второго выхода устройства, выход i --го сумматора К-й группы (К = 1-4) соединен со сдвигом на один разряд в сторону младших разрядов с входом 2О первого слагаемого (i+1)-го сумматора К-й группы, первый информационный вход устройства соединен со сдвигом íà 2i разрядов в сторону младших разрядов с третьими выходами

ix вычислителей значений разрядов первой и второй групп, второй информационный вход устройства соединен со сдвигом íà (2i 1) разряд в сторону младших разрядов с входами вторых слагаемых i --x сумматоров второй и третьей групп, со сдвигом на

2Х разрядов в сторону младших разрядов — с входом второго слагаемого

i-го сумматора определяющих значений группы, вход i -ro разряда второго информационного входа устройства соединен с первыми управляющими входами

i -х вычислителей значений разрядов первой и второй групп и с первым входом разрешения i --го сумматора определяющих значений группы, вход (i+1)-го разряда второго информационного входа устройства соединен с первыми входами разрешения i-x сумматоров промежуточных вычислений первой

45 и второй групп, третий информационный вход устройства соединен со сдвигом на 2(д-1) разряд в сторону младших разрядов с входами вторых слагаемых

i-х сумматоров первой и четвертой групп, со сдвигом íà 2i разрядов в сторону младших разрядов — с входом третьего слагаемого i --го сумматора определяющих значений группы, вход

i-ro разряда третьего информационно- 55 го входа устройства соединен с вторыми управляющими входами i-x вычислителей значений разрядов первой и второй групп и с вторым входом разрешения i --ro сумматора определяющих значений группы, вход (i+1)-го разряда третьего информационного входа устройства соединен с вторыми входами разрешения i -x сумматоров промежуточных вычислений первой и второй групп, четвертый информационный вход устройства соединен со сдвигом на разрядов в сторону младших разрядов с четвертыми входами вычислителей значений разрядов первой и второй групп, выходы знаковых разрядов первого и второго выходов устройства соединены соответственно с выходами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых объединены и соединены с выходом знакового разряда первого сумматора определяющих значений группы, вторые входы первого и второго элементов

ИСКЛЮЧАЮЦЕЕ ИЛИ соединены соответственно с выходами знаковых разрядов первых вычислителей значений разрядов первой и второй групп.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что вычислитель значений разрядов первой группы содержит четыре сумматора и вычитатель, причем входы первого и второго слагаемых первого сумматора являются соответственно первым и третьим входами вычислителя значений разрядов, первый и второй управляющие входы которого соединены соответственно с входами разрешения первого и второго сумматоров, выход первого сумматора и четвертый вход вычислителя значений разрядов соединены соответственно с входами первого и второго слагаемых второго сумматора, выход которого соединен с входом уменьшаемого вычитателя, выход которого соединен со сдвигом на один разряд в сторону младших разрядов с входом первого слагаемого третьего сумматора, выход которого соединен с входом первого слагаемого четвертого сумматора, выход которого является выходом вычислителя значений разрядов, второй вход которого соединен с входом второго слагаемого четвертого сумматора и со сдвигом на один разряд в сторону младших разрядов — с входами второго слагаемого третьего сумматора и вычитаемого вычитателя, выходы знаковых разрядов второго сумматора, вычитателя и

1381492 третьего сумматора являются соответственно выходом знакового разряда, первым и вторым разрядными выходами вычислителя значений разрядов.

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что вычислитель значений разрядов второй группы содержит три сумматора и два вычитателя, причем входы первого и второго слагаемых первого сумматора являются первым и четвертым входами вычислителя значений разрядов, третий вход которого соединен с входом вычитаемого первого вычитателя, вход уменьшаемого которого соединен с выходом первого сумматора, первый и второй управляющие входы вычислителя значений разрядов соединены соответственно с вхо- о дами разрешения первого сумматора и первого вычитателя, выход которого (соединен с входом уменьшаемого второго вычитателя, выход которого соеденен со сдвигом на один разряд в сторону младших разрядов с входом первого слагаемого второго сумматора, выход которого соединен с входом первого слагаемого третьего сумматора, выход которого является выходом вычислителя значений разрядов, второй вход которого соединен с входом второго слагаемого третьего сумматора и со сдвигом на один разряд в сторону младших разрядов — с входом второго слагаемого второго сумматора и с входом вычитаемого второго вычитателя, выходы знаковых разрядов первого и второго вычитателей и второго сумматора являются соответственно выходом знакового разряда, первым и вторым разрядными выходами вычислителя значений разрядов.

1381492

Составитель А. Клюев

Техред М.Дидык

Редактор А. Ревин

Корректор М. Демчик

Заказ 1184/44 Тирах 704 Подписное

BHHHIlH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ухгород, ул. Проектная, 4