Преобразователь синусно-косинусных сигналов в последовательность импульсов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровьм вычислительным устройством. С целью повышения достоверности путем формирования сигнала начала отсчета в преобразователь синусно-косинусныж сигналов в последовательность импульсов , содержащий формирователи синусного и косинусного сигналов, выпрямителя , компараторы, резистивный делитель напряжения, ключи, триггер, элемент И, блок управления, формирователь выходных импульсов, введены формирователь сигнала начала отсчета , элемент .задержки, элемент ИЛИ, блок синхронизации и блок компараторов . 3 з.п. ф-лы, 4 ил. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СФ

00 3

CO

С

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4044114/24-24 (22) 27,03.86 (46) 15.03.88. Бюл. Ф 10 (72) А.И.Ярухин, Н,И Снигирь и В.И.Дробьппевский (53) 681.325 (088.8) (56) Дж.Вульвет. Датчики в цифровых системах. М.: Энергоиздат, 1981, с.95-96, рис. 44, с,49, рис,2,20, Авторское свидетельство СССР и 1309310, кл, Н 03 М 1/30, 1985 г. (54) ПРЕОБРАЗОВАТЕЛЬ СИНУСНО-КОСИНУСНЫХ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТЬ

ИМПУЛЬСОВ (57) Изобретение относится к автоматике и вычислительной технике и мо„„SU„„1381705 А1 (50 4 Н 03 М 1/30 хВТ быть HcBoJIssOBRHO для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повьппения достоверности путем формирования сигнала начала отсчета в преобразователь сииусно-косинусных сигналов.в последовательность импульсов, содержащий формирователи синусного и косинусного сигналов, выпрямители, компараторы, реэистивный делитель напряжения, ключи, триггер, элемент И, блок управления, формирователь выходных импульсов, введены формирователь сигнала начала отсчета, элемент .задержки, элемент ИЛИ, l блок синхронизации и блок компараторов. 3 s,ï. ф-лы, 4 ил.

1381705

11зобретение относится к автоматике и вычислительной технике и может оыть использовано для связи аналоговых источников информации с цифровым вычислительным устройством, 5

Целью изобретения является повышение достоверности преобразователя путем формирования сигнала начала отсчета, что позволяет создать квазиабсолютную систему отсчета.

На фиг.1 и 2 представлена структурная схема преобразователя; на фиг,З и 4 — временные диаграммы его работы при перемещении в прямом и обратном направлениях соответственно, Преобразователь содержит формирователи 1 и 2 соответственно синуснога и касинусного сигналов и формирователь 3 сигнала начала отсчета, выпрямители 4 и 5, компараторы 6 и

7, резистивный делитель 8 напряжения, ключи 9 — 12, триггер 13, элемент

14 задержки, элемент И 15, элемент

ИЛ11 16> блок 17 управления, формировате ь 18 выходных импульсов, блок 19 синхронизации, блок 20 кампараторав. Блок 17 управления содержит элемент И 21, элементы 22 и 23 задержки, элементы ИЛИ 24 — 26, инвертары 27 и 28, Формирователь

18 выходных импульсов содержит элементы И 29 — 32, элементы ИЛИ 33 и

34. Блок 19 синхронизации содержит ля гивходовые элементы И 35 и 36 и элемент ИЛИ 37, Блок 20 содержит компараторы 38 — 41.

11» 1 и . 3 и 4 нумерация выходных с и llп. он совпадает с номерами соотпетi-т. ующих элементов преобразова- 4р

ЗР те ля.

Преобразователь работает следующим образом.

IIa выходах формирователей 1 и 2 вырабатываются напряжения: 11рз п К 45 (1 сов Х(фиг,З и 4), На выходе формировате и 3 вырабатывает импульс нуо левого уровня в диапазоне 225-585

Камиаратары 6 и 7 срабатывают при нулевом уровне входных сигналов.

Компаратар 6 управляет ключевым выпрямителем 4, на выходе которого формируетсч сигнал (U sin Х). Выпрямитель 5 имеет идентйчную структуру и управляется инверсным выходным сигналом компаратора 7. На выходе выпрямителя 5 вырабатывается напряжение — 10 саз Х), Номиналы резисторов делителя 8 выбраны так, чтобы переходы напряжения через нулевой уровень в общих точках резисторов происходили при фазе входного сигнала Uo sin Х 18, Зб, 54 и 72 . Фазы

0 и 90 регистрируются компараторами

6 и 7, а указанные четыре фазы определяются по срабатыванию компараторов 36 — 39. Компараторы выполняются с положительной обратной связью, поэтому сигналы поступают на их инвертирующие входы. Обозначим сигналы на выходах компараторов через А, В, С, D, Е, V, Напряжения с резистивного делителя 8 поступают непосредственно на компараторы 37 и 38, регистрирующие фазы 36 (144 ) и 54 (126 ). Компараторы 36 и 39 одновременно испох ьзуются и для формирования сигнала начала отсчета. Выходные сигналы и U формируются логическими элементами блока 17 управления и формирователя 18. Аналоговые ключи 9-12 подключают компараторы либо к формирователю 3, либо к выходам делителя

8, Возможны два направления движения к началу отсчета — движение справа (фиг.З) и движение слева (фиг.4).

В обоих случаях инверсным сигналом компаратора 37 сбрасывается триггер

13. При этом ключи 9 и 12 замыкаются, а ключи 10 и 11 размыкаются. Задержки управляющих сигналов, создаваемые элементами 14, 22 и 23, исключают одновременно замкнутое состояние в парах ключей 9, 11 и 10,12, обеспечивая развязку цепей сигнала начала отсчета и основных сигналов, Время задержки 2„ элемента 14 выбирается большим времени срабатывания аналогового ключа и сопутствующего переходного процесса, Величина задержки элементов 22 и 23 должна быть больше величины задержки

Переключение триггера 13 в единицу производится сигналом с прямого выхода компаратора 38, что приводит к обратному переключению ключей 9

12, Блок 17 управления совместно с формирователем 18 формирует две последовательности импульсов перемещения U и U< сдвиг по фазе которых относительно друг друга определяется направлением перемещения; В дальнейшем после обработки последовательности импульсов U, и 0 можно формировать величину и знак перемещения, Блок 19 синхронизации формирует импульс начала отсчета, синхронизиро1381705 ванный с импульсами последовательностей U u U

Формула изобретения

1. Преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий формирователь синусного сигнала, выход которого подключен к входу первого компаратора и одному входу первого выпрямителя, другой вход которого соединен с прямым выходом первого компаратора, формирователь косинусного сигнала, выход которого подключен к входу второго компаратора и одному входу второго выпрямителя, другой вход которого соединен с инверсным выходом второго компаратора, выходы первого и второго выпрямителей подключены к входам резистивного делителя напряжения, первый и второй выходы которого подключены к информационным входам первого и второго ключей, третий и четвертый ключи, триггер, элемент И, блок управления, прямые выходы первого и второго компараторов и первый, второй, третий и четвертый выходы блока управления подключены к первому, второму, третьему, четвертому, пятому и шестому входам соответственно формирователя выходных импульсов, первый и второй выходы которого являются первым и вторым выходами преобразователя, отличающийся тем, что, целью повышения достоверности преобразователя, в него введены формирователь сигнала начала отсчета, блок

40 компараторов, элемент задержки, элемент ИЛИ-НЕ и блок синхронизации, выход формирователя сигнала начала отсчета подключен к информационным входам третьего и четвертого ключей, 45 выход первого ключа соединен с выходом третьего ключа и подключен к первому входу блока компараторов, выход второго ключа соединен с выходом четвертого ключа и подключен к второму входу блока компараторов, 50 остальные входы которого соединены. с остальными выходами резистивного делителя напряжения, первый, второй; третий, четвертый прямые выходы и первый инверсный выход блока компараторов подключены соответственно к первому, второму, третьему, четвертому и пятому входам блока управления, второй инверсный и четвертый прямой выходы блока компараторов подключены к соответствующим входам триггера, один выход „ которого подключен к первым входам элемента И элемента ИЛИ-HE и входу элемента задержки, выход . элемента задержки подключен к вторым входам элемента И и элемента ИЛИ-HE выход элемента И подключен к управляющим входам второго и третьего ключей, а выход элемента ИЛИ-HE подключен к управляющим входам первого и четвертого ключей, инверсные выходы первого и второго компараторов, второй инверсный и четверть1й прямой выходы блока компараторов подключены соответственно к седьмому, восьмому, девятому и десятому входам формирователя выходных импульсов, прямые выходы первого и второго компараторов, первый, второй и четвертый прямые, второй инверсный выходы блока компараторов и один и другой выходы триггера подключены к первому, второму, третьему, четвертому, пятому, шестому, седьмому и восьмому входам соответственно блока синхронизации, выход которого является третьим выходом преобразователя.

2. Преобразователь по п.1, о тл и ч а ю щ и и е я тем, что блок управления содержит элемент И, два инвертора, три элемента HJIH и два элемента задержки, первые входы элемента И, первого, второго элементов ИЛИ, вход первого элемента задержки, первый вход третьего элемента ИЛИ являются соответственно с первого по пятый входами блока управления, первый вход второго элемента ИЛИ через второй элемент saдержки подключен к второму входу элемента И, выход которого подключен к первому инвертору и к второму входу третьего элемента ИЛИ, выход первого элемента задержки подключен к второму входу первого элемента ИЛИ, выход которого через второй инвертор подключен к второму входу второго элемента ИЛИ, выходы первого, второго и третьего элементов ИЛИ и выход первого инвертора являются соответственно первым, вторым, третьим и четвертым выходами блока управления.

3. Преобразователь по п,1, о т л и ч а ю шийся тем, что формирователь выходных импульсов содержит

1381705 четыре элемента И и два элемента ИЛИ, входы первого элемента И являются первым и четвертым входами формирователя, входы второго элемента И

5 являются шестым, восьмым и десятым входами формирователя, входы третьего элемента И являются третьим, седьмым и девятым входами формирователя, входы четвертого элемента И являются вторым и пятым входами формирователя, выходы первого и третьего элементов И подключены к входам первого элемента ИЛИ, выход которого является первым выходом формирователя, выходы второго и четвертого элементов

И подключены к входам первого элемента ИЛИ, выход которого является вторым выходом формирователя, 4, Преобразователь по п,1, о тл и ч а ю шийся тем, что блок синхронизации содержит два пятивходовых элемента И и элемент ИЛИ, входы первого элемента И являются соответственно первым, вторым, третьим, пятым и седьмым входами блока синхронизации, первым и второй входы первого элемента И подключены соответственно к первому и второму входам второго элемента И, остальные входы которого являются соответственно четвертым, шестым и восьмым входами блока синхронизации, выходы первого и второго элементов И подключены к входам элемента ИЛИ, выход которого является выходом блока синхрони; эации.

1381705 фиг 2

1381705

Составитель М.Сидорова

Редактор Т,Парфенова Техред Л.Сердюкова Корректор А Обручар

Заказ 1194/55 Тираж 928, . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óìrîðîä, ул.Проектная, 4