Устройство для контроля равновесного кода

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах обработки цифровой информации позволяет упростить устройство. Устройство содержит регистр 1 сдвига, группы 3, 4 элементов И и шифратор 6. Введение формирователя 2 сигналов блокировки и элемента 5 ИЛИ-НЕ позволяет отказаться от регистра памяти, содержащегося в прототипе , что и ведет к упрощению устройства . 1 з.п. ф-лы, 2 ил. Ю со со со со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 М 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOIVlY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3885182/24-24 (22) 18.04.85 (46) 23.09.87. Бюл. ¹ 35 (72) О.Н.Иузыченко (53) 681.32(088.8) (56) Авторское свидетельство СССР

¹ 1168948, кл. G 06 F 11/08, 1984.

Авторское свидетельство СССР № 1300647, кл. Н 03 M 13/02, 12.04.85. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАВНОВЕСНОГО КОДА

„„Я0„„1339900 А i (57) Изобретение относится к автоматике и вычислительной технике. Его использование в системах обработки цифровой информации позволяет упростить устройство. Устройство содержит регистр 1 сдвига, группы 3, 4 элементов И и шифратор 6. Введение формирователя 2 сигналов блокировкии элемента 5 ИЛИ-НЕ позволяет отказаться от регистра памяти, содержащегося в прототипе, что и ведет к упрощению устройства. 1 з.п. ф — лы, 2 ил.

1 1339900 ;>

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки цифровой информации.

Цель изобретения состоит в упрощении устройства.

На фиг.1 представлена функциональная схема устройства для контроля равновесного кода на фиг.2 — пример

° выполнения одного разряда регистра сдвига.

Устройство для контроля равновесного кода содержит регистр 1 сдвига. с разрядами 1.1-1.п, формирователь 2 1б сигналов блокировки, первую и вторую группы 3 и 4 элементов И, элемент

ИЛИ-НЕ 5, шифратор 6, информационные входы 7, тактовый и управляющий входы

8 и 9, первые и второй выходы 10 и 11. 2п

Формирователь 2 сигналов блокировки выполнен на элементах ИЛИ 12. Он может быть выполнен в виде и-1 элементов ИЛИ, выход i-го элемента ИЛИ соединен с (+1) -м выходом блока, а 25 входы — с входами блока от первого до (i+1) -ro. Первый выход блока соединен с первым входом, i — и вход блока соединяется с инверсным выходом

i-ro разряда 1.i регистра 1 сдвига. ЗО формирователь 2 сигналов блокировки может быть выполнен в виде п-1 элементов ИЛИ, объединенных в .р групп. Выход i-го элемента ИЛИ соединен с (i+1)-м выходом блока. Входы

j-го элемента ИЛИ первой группы соединены с входами блока от первого до (j+ 1)-ro. Входы j -го элемента ИЛИ

К.-й группы (К = 2, ..., р) соединены с выходом последнего элемента ИЛИ 4О (К-1)-й группы и с входами блока от (1+2)-ro до (o(+j+1)-ro, где a — число элементов ИЛИ в группах 1-(К-1).

Каждый разряд регистра 1 сдвига может быть выполнен (фиг.2) на тригге-45 рах 13 и элементах И 14.

На фиг ° 2 обозначены информационный, тактовый и управляющий входы 15-17 разряда 1.i вход 18 блокировки, входы 19 переноса, прямой и инверсный выходы 20 и 21.

При выполнении шифратора 6 на элементах ИЛИ их входы соединены с входами шифратора 6, при этом входы i-го элемента ИЛИ подключены к j ì входам шифратора 6 таким образом, что в i-м разряде представления числа j по модулю К содержится единица.

Устройство работает следующим образом.

В исходном состоянии регистр 1 сброшен с входа 9, на вход записи регистра 1 сдвига подается разрешающий потенциал (сигнал), и в регистр 1 запиеывается входной код с входов 7.

По окончании сигналов на входе 9 на тактовый вход 8 подаются тактовые импульсы. При подаче тактового импульса происходит сдвиг кода на один разряд вправо (в сторону первого раз -: ряда). В момент времени, когда в разряде 1.1 оказывается записан единичный код (единичный потенциал на прямом выходе разряда 1.1), сигналом с его инверсного выхода блокируется подача сигналов переноса в разряд 1.1.

При дальнейшем поступлении тактовых импульсов состояние разряда 1.1 не изменяется независимо от сигналов на его входах 19 переноса. При переходе в единичное состояние разряда 1.2 регистра сдвига нулевой сигнал появляется на втором выходе формирователя 2 сигналов блокировки. Он поступает на вход 18 блокировки разряда 1.2, и при дальнейшем поступлении тактовых импульсов состояние разряда 1.2 не изменяется. Работа устройства происходит таким образом .до момента, когда в единичном состоянии окажутся раз— ряды 1.1 — 1.t регистра 1 сдвига и в нулевом — разряды 1.(t+1) 1.п, где с— число единиц входного кода. В этот момент на выходах всех элементов И группы 4 присутствуют нулевые потенциалы, что вызывает единичный потенциал на выходе элемента И-НЕ 5, свидетельствующий об окончании цикла работы устройства. При этом единичный потенциал присутствует только на выходе одного t-го элемента И группы 3 и, поступая на входы шифратора 6, вызывает на выходах 10 код числа по .модулю К.

Цикл работы устройства окончен, о чем свидетельствует единичный потенциал на выходе элемента ИЛИ-НЕ 5.

Таким образом, введение формирователя 2 сигналов блокировки позволяет исключить регистр памяти, чем достигается упрощение устройства.

Формула изобретения

1. Устройство для контроля равновесного коца, содержащее и-разрядный

1339900

79

76

Фи а 2

Составитель О.Ревинский

Техред М. Ходаннч

Редактор О.Юрковецкая

Корректор В.Бутяга

Тираж 901

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4351/56

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 регистр сдвига, инверсные выходы разрядов которого с второго по и-й соединены с первыми входами элементов И первой группы с первого по (n-1) -й, шифратор и вторую группу п-1 элементов И, информационные, тактовый и уп-, равляющий входы регистра сдвига являются соответствующими входами устройства, выходы шифратора являются соответствующими первыми выходами уст-10 ройства, о тл ич ающе е ся тем, что, с целью упрощения устройства, в него введены и-й элемент И во вторую группу, элемент ИЛИ-НЕ, формирователь сигналов блокировки, входы ко- 15 торого подключены к инверсным выходам одновременных разрядов регистра сдвига, выходы формирователя сигналов блокировки подключены к входам блокировки одноименных разрядов регистра20 сдвига и первым входам одноименных элементов И второй группы, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, прямые выходы разрядов регистра сдвига подключены к вторым входам одноименных элементов И первой и второй групп, выходы элементов И первой группы и прямой выход и-го разряда регистра сдвига соединены с соответствующими входами шифратора, выход элемента ИЛИ-НЕ является вторым выходом устройства.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что формирователь сигналов блокировки выполнен на и-1 элементах ИЛИ, выход каждого из которых, кроме последнего, соединен с первым входом последующего, первый вход первого элемента ИЛИ подключен к первым входу и выходу формирователя, второй вход и выход каждого эле-. мента ИЛИ являются соответствующими входами и выходами формирователя .