Устройство для контроля логических блоков

 

Устройство относится к вычислительной технике и м.б. использовано для контроля блоков ЭВМ. Цель изобретения - повышение достоверности контроля. Псевдослучайное число, сформированное генератором 5 псевдослучайных чисел, поступает через коммутатор 6 на входы контролируемого 2 и эталонного 3 блоков, считывается с выходов этих блоков через коммутатор 6 и обрабатывается в арифметикологическом блоке 4. Синхронизация осуществляется генератором 7 и блоком 1 микропрограммного управления. Устройство работает в режимах: автоматического кодирования входов/выходов, получения обобщенной сигнатуры, получения сигнатур для каждого из выходных контактов, самопроверки , сравнения с эталоном. 1 з.п. ф-лы, 11 ил. 1 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1386998 (5D 4 G 06 F 11/26

®Ъ.о g J,. " 7

ОПИСАНИЕ ИЗОБРЕТЕНИЯ !,",, ц

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4130016/24-24 (22) 02.10.86 (46) 07.04.88. Бюл. № 13 (72) Ю. П. Ивкин и В. А. Чернядьева (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 1149266, кл. G 06 F 11/26, 1983.

Авторское свидетельство СССР № 1154672, кл. G 06 F 11/26, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Устройство относится к вычислительной технике и м.б. использовано для контроля блоков ЭВМ. Цель изобретения — повышение достоверности контроля. Псевдослучайное число, сформированное генератором 5 псевдослучайных чисел, поступает через коммутатор 6 на входы контролируемого 2 и эталонного 3 блоков, считывается с выходов этих блоков через коммутатор 6 и обрабатывается в арифметикологическом блоке 4. Синхронизация осуществляется генератором 7 и блоком 1 микропрограммного управления. Устройство работает в режимах: автоматического кодирования входов/выходов, получения обобщенной сигнатуры, получения сигнатур для каждого из выходных контактов, самопроверки, сравнения с эталоном. 1 з.п. ф-лы, 11 ил.

1 табл.

1

Изобретение относится к вычислительной т1хнике и может быть использовано для контроля логических блоков автоматики и цифровой вычислительной техники.

Цель изобретения — повышение достоверности контроля.

На фиг. 1 представлена схема устройства для контроля логических блоков; на фиг. 2 — схема блока управления; на фиг. 3— схема арифметико-логического блока; на фиг. 4 — схема коммутатора; на фиг. 5— сХема генератора псевдослучайных чисел; на фиг. 6 — схема дешифратора управл ющих сигналов; на фиг. 7 — структура а ифметико-логической микрокоманды; на иг. 8 — структура микрокоманды засылки константы; на фиг. 9 — структура микрокоманды условного перехода; на фиг. 10— структура микрокоманды модифицированного перехода; на фиг. 11 — временная диаграМма блока выработки синхросигналов и выполнения микрокоманд.

Устройство (фиг. 1) содержит блок 1 управления, контролируемый 2 и эталонный

3, блоки, арифметико-логический блок 4, генератор 5 псевдослучайных чисел, коммутатор 6, генератор 7 тактовых импульсов.

Блок 1 управления (фиг. 2) содержит блок 8 модификации адреса, регистр 9 адреса микрокоманд, блок 10 памяти микрокоманд, регистр 11 микрокоманд, дешифраТор 12 управляющих сигналов, счетчик

l3, дешифратор 14, группу 15 формирователей импульсов.

Арифметико-логический блок 4 (фиг. 3) содержит коммутатор 16, сумматор 17 по модулю два, предназначенный для формирования переноса в зависимости от предыдущей суммы и используемый при получении сигнатуры, элемент И 18, арифметикологический элемент 19, выполняющий набор арифметико-логических операций, в том числе циклический сдвиг на один разряд, блок

20 памяти, регистр 21 суммы, дешифратор 22 нуля, счетчик 23.

Коммутатор 6 (фиг. 4) содержит m мультиплексоров 24 на п входов каждый для последовательного приема информаци от п групп контактов контролируемого блока

2, m мультиплексоров 25 на и входов каждый для последовательного приема информации от и групп контактов эталонного блока 3, m-разрядный регистр 26 номера мультиплексора, разрешающий прохождение информации через мультиплексоры 24 от контролируемого блока 2, регистр 27 выходов, состоящий из и групп по m разрядов каждая (единичное значение разрядов описывает соответствующий контакт контролируемого 2 и эталонного 3 блоков как выход, нулевое значение как вход), дешифратор 28, определяющий одну из и групп регистра 27 выходов (номер группы регистра выходов задается на счетчике 23), п элементов И 29, предназначенных для

386998

55 формирования сигналов записи информации в одну из групп регистра 27 выходов п m элементов И 30, предназначенных для передачи информации на n m контактов эталонного блока 3, п m элементов И 31, предназначенных для передачи информации на и m контактов контролируемого блока 2, п m элементов 2И вЂ” ИЛИ 32, предназначенных для передачи на и ° m элементов И 30 и 31 информации с генератора 5 псевдослучайных чисел или взаимоисключающих синхросигналов с четвертых выходов (гнезд) блока 1 управления путем коммутации.

Генератор 5 псевдослучайных чисел (фиг. 5) содержит регистр ЗЗ сдвига, состоящий из п групп по m разрядов каждая, и элементов И 34, сумматор 35 по модулю два, предназначенный для формирования младшего разряда, поступающего в регистр 33 сдвига, в зависимости от предыдущего состсяния регистра 33 сдвига и дешифратор 36.

Дешифратор 12 формирования управляющих импульсов (фиг. 6) содержит дешифраторы 37 — 39, предназначенные соответственно для расшифровки поля адреса результата в арифметико-логической микрокоманде, типа микрокоманды и поля установок в микрокомандах засылки констант условного и модифицированного переходов, элемент И 40, на первый вход которого поступает признак микрокоманды засылки константы, на второй и третий входы — соответственно признаки микрокоманд условного и модифицированного переходов с выхода дешифратора 38, элемент 2И вЂ” ИЛИ 41, на первый вход которого поступает признак микрокоманды засылки константы с выхода дешифратора 38, на второй и четвертый входы поступает сигнал записи, формируемый генератором 7 тактовых импульсов, на третий вход — сигнал с выхода дешифратора 37, определяющий запись в блок 20 памяти арифметико-логического блока 4, элемент НЕ 42, на вход которого поступает сигнал с поля признака микрокоманды регистра 11 микрокоманд блока 1 управления, выход элемента НЕ 42 соединен с управляющим инверсным входом дешифратора 37, на который поступает инверсный ,признак арифметико-логической микрокоманды.

Входы 1 и 2 блока 4 соединены соответственно с первыми и вторыми выходами коммутатора 6, по входу 1 поступает информация с группы выходных контактов контролируемого блока 2, по входу 2 — с группы выходных контактов эталонного блока 3, группа контактов задается счетчиком

23, вход 3 соединен с выходом поля управления блока 1, по микрокоманде засылки константы из блока 10 памяти микрокоманд константа записывается через коммутатор 16, арифметико-логический элемент 19

1386998

3 и регистр 21 суммы в блок 20 памяти, адрес ячейки блока 20 памяти задается в поле микрокоманды и поступает на адресные входы блока 20 непосредственно с поля микрокоманды, синхровход соединен с третьим выходом поля установки блока 1, на коммутатор 16 поступают разряды поля направления первого операнда, на арифметико-логический элемент 19 — разряды кода операции арифметико-логической микрокоманды, на элемент И 18 поступает сигнал переноса, а в арифметико-логический элемент 19 — сигнал циклического сдвига с поля признака разрешения переноса и циклического сдвига, на первый вход блока 20 поступают разряды с поля адреса первого операнда, на второй вход — сигнал записи с выхода 2 дешифратора 12 управляющих сигналов, второй стробирующий вход (пятый на фиг. 3) соединен с первым выходом генератора 7 тактовых импульсов, на вход блока 20 памяти поступает сигнал чтения; на регистр 21 суммы поступает сигнал записи. Выход 1 соединен с первым входом логических условий блока 1 регистра

2l суммы, на блок 8 модификации передается признак нуля с арифметико-логического блока 4, выход 2 соединен с группой адресных входов коммутатора 6 и с группой инфор мационных входов (первый на фиг. 5) генератора 5 псевдослучайных чисел.

При большом количестве контактов контролируемого 2 и эталонного 3 логических блоков для сокращения аппаратурных затрат разрядность арифметико-логического блока выбирается m-разрыдной и обработка ведется последовательно и группами.

Арифметико-логическая микрокоманда (фиг. 7) содержит поле признака «!»; КО— поле кода арифметико-логической операции;

ПА1 — поле адреса первого операнда из блока памяти 20 арифметико-логического блока 4; ПНА! — поле направления первого операнда через коммутатор 16 арифметико-логического блока 4; ПАР— поле адреса результата; ПП вЂ” поле признака разрешения переноса и циклического сдвига при ПП-1 — перенос с элемента И 18 арифметико-логического блока 4 разрешен, циклический сдвиг разрешен; при ПП=О перенос с элемента И 18 арифметико-логического блока 4 запрещен, циклический сдвиг запрещен.

Перечень микроопераций, кодируемых в полях ПАР, ПНА1, приведен в таблице.

Поле

Действие, выполняемое микрооперацией (запись)

В регистр номера мультиплексора 26 коммутатора 6

В регистр 27 выходов коммутатора 6

Продолжение таблицы

В счетчик 23 арифметико-логического блока 4

В регистр 33 сдвига генератора 5 псевдослучайных чисел

В ячейку блока 20 памяти арифметико †логическо блока

4 (адрес ячейки задан в поле

ПА1) .

С второго выхода коммутатора 6

Из памяти 10 микрокоманд блока 1 управления (по микрокоманде засылки константы)

Из блока 20 памяти арифметико-логического блока 4

ПНА1

20

Микрокоманда засылки константы (фиг. 8) содержит поле признака «О»; КО—

«00» — код операции микрокоманды; ПУ— поле установок и управляющих сигналов;

ПА1 — поле адреса блока 20 памяти арифметико-логического блока 4; поле константы — значение константы в двоичном коде.

30 Действия, выполняемые микрооперациями в поле ПУ микрокоманд: прибавление единицы в счетчик 23 арифметико-логического блока 4; прибавление единицы в счетчик 13 блока 1 управления; сигнал сдвига (подается на регистр 33 сдвига генератора 5 псевдослучайных чисел); сброс счетчика 13 блока I управления.

Микрокоманда условного переходя (фиг. 9) содержит поле призна ка «О»; КО—

«0l» — код операции микрокоманды; ПУ—

40 поле установок и управляющих сигналов.

Перечень и назначение микроопераций соответствует приведенным в микрокоманде засылки; поле условий — код условного перехода; поле адреса перехода — адрес следующей микрокоманды в случае выполнения

45 у ло ия пер хода.

Действия, выполняемые микрооперациями в поле условий: безусловный переход; анализ состояния триггеров; анализ состояния тумблеров на внешних органах управления и индикации.

50 Микрокоманда модифицированного перехода (фиг. 10) содержит поле признака

«0»; КΠ— «10» — код операции микрокоманды; ПУ вЂ” поле установок и управляющих сигналов.

Перечень и назначение микроопераций соответствует приведенным в микрокоманде засылки константы; поле МП вЂ” поле группы условий модифицированного перехода; поле адреса перехода определяет базовый

1386998 адрес для формирования адреса следующей

Микрокоманды в зависимости от сформироВанного условия, входящего в группу услоВий, разряды условия дизъюнктивно складываются с младшими разрядами адреса в йоле адреса перехода.

Действия, выполняемые микрооперациями в поле группы условий модифицированйого перехода: безусловный переход; анализ сигналов от переключателей на внешних

Органах управления и индикации.

Набор микрокоманд обеспечивает анализ задаваемых режимов работы устройства и анализ результатов обработки, что дос1тигается применением микрокоманд услов«)ого и модифицированного переходов; прием информации на входы арифметико-логического узла 19 арифметико-логического блока

4, выполнение арифметико-логических операций и выдача результата либо в блок 20 г!амяти, либо в счетчик 23, в регистр 26 номера мультиплексора и в регистр 27 выходов коммутатора 6, в регистр ЗЗ сдвига генератора 5 псевдослучайных чисел или очетчик 13. Это. достигается применением арифметико-логической микрокоманды, занесением константы из памяти 10 микрокоманд блока 1 управления в один из регистров блока.20 памяти арифметико-логического блока 4. Это достигается применением микроком анды засылки константы.

На фиг. 11 приведена временная диаграмма выполнения микрокоманд. Выполнение микрокоманд синхронизируется разнесенными во времени синхроимпульсами: по первому сигналу осуществляется занесение адреса в регистр 9 адреса микрокоманд и выборка микрокоманды из памяти 10

Микрокоманды; по второму происходит занесение микрокоманды на регистр 11 микpoêoìà Hä, дешифрация полей микрокоманды; по третьему — чтение второго операнда из блока 20 памяти выполнение арифметика-логической микрокоперации, прибавлене единицы на регистр 9 адреса микрокоманд, формирование адреса при условных и модифицированных переходах, чтение константы из памяти 10 микрокоманд, занесение адреса в регистр 9 адреса микрокоманд; по четвертому — запись результата а риф метико-логической микрооперации на регистр 21 суммы и выборка следующей микрокоманды; по пятому — занесение результата с регистра 21 суммы по одному из направлений, определяемому в поле адреса результата арифметико-логической микрокоманды или микрокоманды засылки константы.

Устройство для контроля логических блоков работает следующим образом.

В блоке 1 управления по адресу, записанному в регистр 9 адреса микрокоманд из блока 10 памяти микрокоманд на регистр 11 микрокоманд, выбирается очередная микрокоманда. Начальное состояние

1О

f5

55 регистра 9 адреса микрокоманд нулевое, так как при включении питания происходит его сброс. Разряды микрокоманды, определяющие закодированный набор микроопераций, поступают в дешифратор 12 формирования управляющих сигналов, в котором они расшифровываются и выдаются в виде микроопераций, обеспечивающих работу всех частей устройства.

Перед началом работы осуществляется установка устройства в исходное состояние, т.е. занесение во все регистры устройства исходной информации. В регистр 27 выходов коммутатора 6 заносится нулевая информация, что позволяет рассматривать все контакты контролируемого блока 2 как входы; в регистр 26 номера мультиплексора заносится нулевая информация, что обеспечивает прохождение информации через все m выходов мультиплексора 24. Счетчик 23 группы контактов арифметико-логического блока 4 и счетчик 13 синхросерий блока 1 управления устанавливаются в нулевое состояние, регистр 33 сдвига генератора 5 псевдослучайных чисел устанавливается в исходное состояние (например, единичное). Перед началом проверки все переключатели в коммутаторе 6 устанавливаются в положение «Включено», что обеспечивает передачу на входы контролируемого

2 и эталонного 3 блоков сигналов с генератора 5 псевдослучайных чисел.

С целью устранения возможных гонок, возникающих в контролируемом 2 и эталонном 3 блоках, при одновременном изменении нескольких входных сигналов, поступающих с генератора 5 псевдослучайных чисел, и гонок, возникающих в цепях с обратными связями, производится перекоммутация сигналов, подаваемых на контролируемый 2 и эталонный 3 блоки. Гонки устраняются за счет подачи на управляющие входы элементов памяти взаимоисключающих синхросерий à — Г i, вырабатываемых в блоке

1 управления. Коммутация осуществляется следующим образом. Переключатель, соответствующий коммутируемому контакту, становится в положение «Выключено», и на первый вход (гнездо) соответствующего элемента 2И вЂ” ИЛ И 32 перемычкой подается синхросигнал с одного из четвертых выходов (гнезд) блока управления.

Устройство может работать в режимах кодировки, получения обобщенной сигнатуры получения сигнатур для каждого из выходных контактов самопроверки и режиме сравнения с эталоном. Режим задается переключателем на внешней панели управления и индикации.

Перед проверкой контролируемого логического блока 2 производятся автоматическое определение входов-выходов контролируемого блока 2 и настройка коммутатора 6.

Для этого устанавливается контролируемый блок 2, на внешних органах управления

1386998 задается режим кодировки, и блок управления запускается в режиме кодировки.

При этом на регистр 33 сдвига в генераторе 5 псевдослучайных чисел выдается сигнал сдвига, вызывающий изменение информации на регистре 33 сдвига. С выходов генератора 5 псевдослучайных чисел через коммутатор 6 информация поступает на входные контакты контролируемого блока 2 (все входы-выходы контролируемого блока 2 считаются входами, так как на регистре 27 вы- 1(j ходов коммутатора 6 все разряды установлены в нулевое состояние) и через выходы коммутатора 6 поступают на первые входы арифметико-логического блока 4.

На вторые входы арифметико-логического блока 4 поступают сигналы через коммутатор 6 непосредственно с выходов генератора 5 псевдослучайных чисел (так как переключатели в коммутаторе 6 установлены в положение «Включено» и эталонный блок 3 отсутствует. В арифметико-логическом элементе 19 арифметико-логического блока 4 производится поразрядное сравнение поступившей информации от первой группы сигналов (в регистре 26 номера коммутатора и в счетчике 23 нулевая информация). В случае совпадения значения 25 сигнала, принятого с выхода генератора 5 псевдослучайных чисел и от контролируемого блока 2, данный контакт рассматривается как вход, а в случае несовпадения — как выход. Результат сравнения дизъюнктивно складывается с содержи- З0 мым одной предварительно обнуленной ячейки блока 20 памяти и записывается в эту ячейку. Затем содержимое счетчика

23 увеличивается на единицу (путем выполнения микрооперации, закодированной в поле установок микрокоманды) и осуществляется опрос следующей группы контактов контролируемого блока 2. При этом результат снова дизъюнктивно складывается со следующей предварительно обнуленной ячейкой блока 20 памяти.

После опроса п групп контактов контролируемого блока 2 в п ячейках блока 20 памяти формируется матрица входов-выходов блока 2 размером n m, соответствующая общему количеству контактов контролируемого блока 2. Елиничное значение 45 какого-либо разряда в матрице описывает соответствующий ему контакт контролируемого блока 2 как выход, нулевое — как вход.

После опроса всех и групп контактов производится выработка синхросигнала Г! путем подачи на счетчик 13 блока 1 управления сигнала прибавления единицы к содержимому счетчика 13. После этого опрос всех контактов контролируемого блока 2 повторяется. После выработки последней синхросерии и опроса всех контактов производится выдача в генератор 5 псевдослучайных чисел на регистр 33 сдвига сигнала сдвига, закодированного в поле установок микрокоманд, для изменения псевдослчайного числа, и в".сь процесс опроса контактов повторяется. Количество шагов c.I»IIга oIIpEäåëÿåòñÿ опытным путем и 1ц з ависит от типа контролиуремого блока. li;II. только кодировка проведется на всем I;Ie си к псевдослучайных чисел, процесс прекратится. (одержимое п строк матрицы входов-выходов из блока 20 памяти переписывается в и групп регистра 27 выходов. Единица в разряде регистра 27 выходов определяет контакт как выход, нуль — как вход. Единица блокирует выдачу информаци в контролир тмый 2 и эталонный 3 блоки. В процессс формирования матрицы входов-выходов oc óществляется формирование обобщенной сигнатуры, позволяющей оперативно IIp<» верить правильность определения входон-вь ходов контролируемого блока 2.

Обобщенная сигнатура формируется сл(дующим образом. В ячейку блока 20 памяти арифметико-логического блока 4, п «еденную для хранения обобщенной сигнатуры, заносится определенная информация (например, единичная). После опроса каждой группы контактов контролируемого блока 2 осуществляются суммирование принимаемого кода с содержимым ячейки, циклический сдвиг результата на один разряд влево и запоминание .результата в этой ячейке.

Сложение производится с учетом сигнала переноса, который формируется в арифметикологическом блоке 4 на сумматоре 17 и подается на арифметико-логический элемент 19 через элемент И !8. Управление подключением к арифметико-логическому элементу

19 сигнала переноса и выполнение циклического сдвига осуществляется путем подачи из блока 1 управления на элемент И 18 и арифметико-логический элемент 19 сигнала разрешения переноса и циклического сдвига, закодированного в поле арифметико-логической микрокоманды. В результате по завершению подготовки входов-выходов в ячейке блока 20 памяти формируется результирующая сигнатура, характеризующая правильность кодировки, которая по завершению кодировки выдается из ячейки блока 20 памяти через регистр 21 суммы во внешнее устройство индикации для индикации.

В случае, если полученная сигнатура не совпадает с эталонной, записанной в документации на контролируемый логический блок, т.е. блок неисправен, осуществляется выдача из матрицы входов-выходов. расположенной в блоке 20 памяти, через регистр

2! суммы информации о выходных контактах контролируемого логического блока для индикации на внешнее устройство управления и индикации.

Проверка контролируемого блока 2 в режиме получения обобщенной сигнатуры осуществляется следующим образом. Код с генератора 5 псевдослучайных чисел подает1386998 в п последовательных ячейках блока памяти

20 и определяется первый выходной контакт контролируемого блока 2. В регистр

26 номера мультиплексора коммутатора 6 заносится код, соответствующий позиции проверяемого выходного контакта в строке.

В счетчик 23 арифметико-логического блока

4 заносится код, соответствующий номеру строки матрицы.

Таким образом, на вход арифметико-логического блока 4 поступает m-разрядный код, в котором информация изменяется только в одном разряде, соответствующем опрашиваемому выходу. Сигнатура по опрашиваемому выходу формируется в одной из ячеек блока 20 памяти так же, как и для

9 ся через коммутатор 6 на входы контро лируемого логического блока 2 (входы-выхо1 ды определяются регистром 27 выходов) .

,Производятся опрос первой группы контактов контролируемого блока 2 и сложе. ние полученной информации с содержимым предварительно установленной в опреде ленное состояние (например, единичное) ячейкой блока 20 памяти в арифметико. логическом элементе 19 арифметико-логичес,кого блока 4. Ячейка предназначается для 10

,хранения обобщенной сигнатуры. Результат, сложения циклически сдвигается на один разряд влево в элементе 19 и записывается в эту ячейку. Сложение производится ! с учетом сигнала переноса. Затем осущест вляются прием следующей группы, сложение 15 с содержимым той же ячейки блока 20 па, мяти и циклический сдвиг результата на, один разряд. После приема п-й группы вы1 рабатываются сигналы Г! — Г i и после каж дого из них осуществляются опрос всех и

1 групп контактов контролируемого блока 2, сложение с содержимым ячейки блока 20 памяти, в которой хранится обобщенная сигнатура, и циклический сдвиг результата на один разряд. Далее изменяется псевдослучайное число путем подачи на регистр 25 27 сдвига сигнала сдвига, и процесс накопления сигнатуры продолжается.

После выработки определенного числа сдвигов, соответствующего определенному массиву псевдослучайных чисел, устройство заканчивает работу и выдает со- ЗО держимое ячейки блока 20 памяти арифметико-логического блока 4, хранящей обобщенную сигнатуру, через регистр 21 суммы на выход устройства для индикации. По:лученная обобщенная сигнатура визуально сравнивается с эталонным значением, запи- З5 санным в документации на контролируемый блок. В случае совпадения контролируемый блок 2 считается исправным, иначе производится выявление выхода, по которому проходит неверная информация. 40

Для этого устройство запускается в режиме получения сигнатур по каждому выходному к энтакту. В этом режиме анализируется матрица входов-выходов, зафиксированная

10 обшей сигнатуры. По окончании работы устройства осуществляется вывод сигнатур через регистр 21 суммы на выход устройства (внешние органы управления и индикации) для индикации. Для получения сигнатуры на других выходных контактах контролируемого блока 2 достаточно продолжить работу устройства в этом же режиме.

В режиме сравнения с эталоном к четвертым входам коммутатора 6 подключается эталонный логический блок 3, а к первым входам — контролируемый блок 2. Проверка заключается в том, что после каждого изменения псевдослучайного числа и выработки синхросерий Г1 — Г i производится сравнение информации„поступившей на входы арифметико-логического блока 4 с выходов контролируемого 2 и эталонного 3 блоков.

Результат несравнения накапливается для каждой группы контактов в ячейках блока

20 памяти (накопление осуществляется дизьюнкцией результата сравнения с содержимым ячейки, начальное значение которой нулевое). По окончании проверки результат микропрограммно обрабатывается и на индикацию во внешние органы индикации выдаются последовательно номера выходных контактов, по которым в процессе проверки не сравнивается информация. Для облегчения поиска места неисправности в блоке управления предусмотрен останов по первой ошибке. При выявлении первого несравнения информации, принятой с выходов эталонного 3 и контролируемого 2 блоков, происходит останов работы устройства и номер контакта выдается на индикацию. В режиме самопроверки необходимо убрать контролируемый блок 2, привести устройство в исходное состояние и запустить его сначала в режиме кодировки, а затем в режиме получения обобщенной сигнатуры и режиме сравнения с эталоном. По обобшенной сигнатуре, полученной в результате работы устройства, можно судить о правильности его работы.

Формула изобретения

1. Устройство для контроля логических блоков, содержащее генератор тактовых импульсов, блок управления, коммутатор, эталонный блок, отличающееся тем, что, с целью повышения достоверности контроля, в устройство введены генератор псевдослучайных чисел и арифметико-логический блок, выход признака окончания вычисления которого соединен с первым входом логического условия блока управления, группа выходов результата арифметико-логического блока соединена с группой адресных входов коммутатора и группой входов задания начальных условий генератора псевдослучайных чисел, выход которого соединен с информационным входом коммутатора, первый и второй выходы которого соединены с пер!

386998

11 вым и вторым информационными входами ариф метико-логического блока соответствен- . но, третий информационный вход которого соединен с первым выходом поля управления блока управления, второй выход поля управления блока управления соединен с управляющим входом коммутатора, третий выход поля управления блока управления соединен с синхровходом арифметико-логического блока, четвертый выход поля управления блока управления соединен с синхровходом генератора псевдослучайных чисел, вход пуска устройства соединен с вторым входом логического условия блока управления, первый выход генератора тактовых импульсов соединен со стробирующим входом арифметико-логического блока, второй выход генератора тактовых импульсов соединен с синхровходом блока управления, пятый выход поля управления которого соединен с синхровходом коммутатора, первая группа входов-выходов которого соединена с группой входов-выходов эталонного блока, вторая группа входов-выходов коммутатора является группой входов-выходов устройства для подключения к контролируемому блоку, причем блок управления содержит блок модификации адреса перехода, регистр адреса микрокоманды, блок памяти микрокоманд, регистр микрокоманд, дешифратор сигналов управления, счетчик, дешифратор, группу формирователей импульсов, причем первый вход логического условия блока управления соединен с первым входом блока модификации адреса, второй вход логического условия блока управления соединен с вторым входом блока модификации адреса, выход которого соединен с информационным входом регистра адреса микрокоманды, синхровход которого соединен с синхровходом блока управления и с синхровходами регистра микрокоманды и дешифратора сигналов управления, выход регистра адреса микрокоманды соединен с адресными входами блока памяти микрокоманд, выход которого соединен с информационным входом регистра микрокоманды и первым выходом поля управления блока управления, группа выходов регистра микрокоманды соединена с группой информационных входов блока модификации адреса и дешифратора сигналов управления, первый, второй и третий выходы которого являются вторыми, третьими и четвертыми вы5

f5

45 ходами поля управления блока управления соответственно, четвертый выход дешифратора сигналов управления соединен со стробирующим входом блока модификации адреса, пятый выход дешифратора сигналов управления соединен со счетным входом счетчика, разрядные выходы которого соединены с информационным входом дешифратора, выходы которого через соответствующие формирователи импульсов группы образуют пятый выход поля управления блока управления.

2. Устройство по п. 1, отличающееся тем, что арифметико-логический блок содержит коммутатор, сумматор по модулю два, элемент И, блок памяти, регистр суммы, дешифратор нуля, счетчик, арифметико-логический элемент, причем синхровход блока соединен с синхровходами коммутатора, входом признака операции арифметико-логического элемента, первым входом элемента И, входом установки и счетным входом счетчика, первым и вторым адресными входами блока памяти, стробирующий вход блока соединен с синхровходом регистра суммы и входом разрешения блока памяти, первая группа информационных входов блока соединена с первым информационным входом арифметико-логического элемента, вторая группа информационных входов блока соединена с первой группой информационных входов коммутатора, третья группа (информационных входов) соединена с второй группой информационных входов коммутатора, первый выход которого соединен с вторым информационным входом арифметико-логического элемента, вторые и третьи выходы коммутатора соединены с первыми и вторыми входами сумматора по модулю два соответственно, выход сумматора по модулю два соединен с вторым входом элемента И, выход которого соединен с входом переноса арифметико-логического элемента, выход которого соединен с информационным входом регистра суммы, выход которого соединен с информационным входом счетчика, информационным входом дешифратора нуля, информационным входом блока памяти и с разрядными выходами счетчика и образуют выход результата блока, выход дешифратора нуля соединен с выходом признака окончания вычислений блока, выход блока памяти соединен с группой информационных входов коммутатора.

1386998

1386998

1386998 щыЕ

Аршриегпико- логическая иикрокоиан8а

ПНД!

none npuzeawa

Фиг. 7

Иикронаианда засылки константы

Фиг. 8

Иинрокоман32 цсп05нОРО nepeg03а

1386998

ФииромоманРа иодшрициро5анного аерехо3а

Фиг. 10

Щг. 11

Составитель В. Леоненко

Реда кто р А. Коз о р из Техред И. Верес Корректор Г. Решетник

Заказ 1223/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 415

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4