Устройство для умножения

 

Изобретение относится к области вычислительной техники и может быть использовано в качестве функционального расширителя универсальных вычислительных машин. Цель изобретения повышение достоверности результата за счет некритичности к единичным сбоям входных данных и повьшение быстродействия при отработке малых приращений операндов. Предлагаемое устройство содержит три накапливающих сумматора-вычитателя 1, 2, 3, три коммутатора 4, 5, 6, блок 7 управления , блок 8 выделения максимальной и минимальной величины, два разностных узла 9, 10 управления, шины 11, 12 множимого и множителя, шину 13 произведения и шины 14, 15 констант с соответствующими связями. Устройство осуществляет вычисление по рекуррентным соотношениям, описывающим функцию умножения, последующих значений функции для заданных аргументов, если известны предыдущие значения функции . 3 3. п. ф-лы, 1 ил. 15. .1 с « (/

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (191 (11) (5g 4 0 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4131660/24-24 (22) 14.07.86 (46) 15.04.88. Вюл. N- 14 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) А.А.Биушкин, А.А.Валов и И.В.Герасимов (53) 681.325(088 ° 8) (56) Авторское свидетельство СССР

У 1080136, кл. G 06 F 7/52, 1984.

Авторское свидетельство СССР

N 842799, кл. G 06 F 7/52, 1972. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано в качестве функционального расширителя универсальных вычислительных машин, Цель изобретения— повышение достоверности результата за счет некритичности к единичным сбоям входных данных и повышение быстродействия при отработке малых приращений операндов. Предлагаемое устройство содержит три накапливающих сумматора-вычитателя 1, 2, 3, три коммутатора 4, 5, 6, блок 7 управления, блок 8 выделения максимальной и минимальной величины, два разностных узла 9, 10 управления, шины 11,. 12 множимого и множителя, шину 13 произведения и шины 14, 15 констант с соответствующими связями. Устройство осуществляет вычисление по рекуррентным соотношениям, описывающим функцию умножения, последующих значений функции для заданных аргументов, если известны предыдущие значения функции. 3 з.п. ф-лы, l ил.

1388852

Изобретение относится к вычислительной технике и может быть использовано в.качестве функционального расширителя универсальных вычислительных машин.

Цель изобретения — повьппение достоверности результата за счет некритичности к единичным сбоям входных данных и повьппение быстродействия при отработке малых приращений операндов.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство для суммирования содержит первый, второй и третий накапливающие сумматоры-нычитатели

1-3, первый, второй, и третий коммутаторы 4-6, блок 7 управления, блок 8 выделения максимальной и минимальной величин, первый и второй разностные узлы 9.и 10 управления, шину 11 множимого, шину 12 множителя, шину 13 произнедения, шину 14 константы "1", шину 15 константы

"2", вход 16 "Строб" и выход 17 "Готовность", причем шины 11 и 12 множимого и множителя соединены соответственно с первым и:вторым информационными входами блока 8 выделения 30 максимальной и минимальной величин, первый и второй информационные выходы которого соединены соответственно с информационными входами первого и второго разностных узлов 9 и 10 управления, шины 14 и 15 констант "1" и "2" соединены соответственно с входами первых и вторых групп первого и второго коммутаторов 5 и 6. Выходы коммутаторов 5 и 6 соединены соответ- 40 ственно с информационными входами второго и третьего накапливающих сумматоров-вычитателей 2 и 3, выходы которых соединены соответственно с входами первой и второй групп первого 45 коммутатора 4, входы третьей и четвертой групп которого соединены соответственно с информационными выходами первого и второго разностных узлов 9 и 10 управления, выход первого коммутатора 4 соединен с информационным входом первого накапливающего сумматора-вычитателя 1, выход которого соединен с шиной 13 произведения устройства, первые, вторые и тре55 тьи управляющие выходы первого и второго разностных узлов 9 и 10 управления соединены соответственно с вхо дами кода режима работы блока 7 управления. Первый выход импульсов синхронизации блока 7 соединен с синхровходом первого накапливающего сумматора-вычитагеля 1, а второй выход импульсов синхронизации блока 7 управления соединен с синхровходами второго и третьего накапливающих сумматоров-вычитателей 2 и 3 и первого и второго разностных блоков 9 и 10 управления, первый, второй и третий управляющие выходы блока 7 управления соединены соответственно с управляющими входами первого, второго и третьего коммутаторов 4-6, первого второго и третьего накапливающих сумматоров-вычитателей 1-3, вход 16

"Строб" устройства соединен с пусковым входом блока 7 управления, выход окончания операции которого соединен с выходом 17 "Готовность" устройства.

Блок 7 управления устройства содержит генератор .18 тактовых импульсов, выход которого соединен через элемент 19 задержки с первым управляющим входом программируемой логической матрицы 20, а выход генератора 1 тактовых импульсов соединен с тактовым входом регистра 21, выход которого соединен с вторым управляющим входом программируемой логической матрицы 20. Первый и второй выходы импульсов синхронизации указанной матрицы соединены с входами элемента ИЛИ 22, выход которого через элемент 23 задержки соединен с третьим управляющим входом программируемой логической матрицы 20, пусковой вход генератора 18 тактовых импульсов соединен с выходом элемента

24 задержки, вход которого соединен с выходом элемента И 25, первый вход которого соединен с пусковым входом

26 блока 7 управления ° Второй вход элемента И 25 соединен с входом останова генератора 18 тактовых импуль. сов, информационные входы регистра

21 соединены соответственно с входами 27-32 кода режима работы блока 7 управления, первый и второй выходы

33 и 34 импульсов синхронизации, которого соединены соответственно с первым и вторым выходами программируемой логической матрицы 20, третий выход которой соединен с вторым входом элемента И 25 и с выходом 35 окончания операции блока 7 управления, первый, второй и третий управляющие выходы 36-38 которого соеди1388852 нены соответственно с четвертым, пятым и шестым выходами программируемой логической матрицы 20.

Блок 8 выделения максимальной и минимальной величины содержит первый и второй коммутаторы 39 и 40 и схему 41 сравнения, входы первой группы которой соединены соответственно с первым информационным входом 42 блока 8, с входами первой группы первого коммутатора 39 и с входами второй группы второго коммутатора 40, входы второй группы схемы 41 сравнения соединены соответственно с вторым15 информационным входом 43 блока 8,. с входами первой группы второго коммутатора 40 и с входами второй группы первого коммутатора 39, выход схемы 41 сравйения соединен с управляющими входами первого и второго ком20 мутаторов 39 и 40, выходы которых соединены соответственно с информационными выходами 44 и 45 блока 8 выделения максимальной и минимальной величины.

Разностный узел 9(10) управления содержит схему 46 сравнения, ревер- сивный счетчик 47 и первый и второй элементы И 48 и 49, причем информационный вход 50 разностного узла

9(10) управления соединен с первым входом схемы 46 сравнения, второй вход которой соединен с выходом реверсивного счетчика 47 и с выходом

51 разностного узла 9 (10) управления, 35 первый, второй и третий управляющие выходы 52-54 которого соединены соответственно с выходами "Somme - Ìåíüше" и "Равно" схемы 46 сравнения, выходы "Больше" и "Меньше" схемы 46 40 сравнения соединены соответственно с первыми входами первого и второго элементов И 48 и 49, выходы которых соединены соответственно с входами сложения и вычитания реверсивного 45 счетчика 47, вторые входы элементов

И 48 и 49 соединены с синхровходом

55 разностного узла 9(10) управления.

Работа устройства заключается в вычислении по рекуррентным соотношениям, описывающим функцию умножения, последующих значений функции для заданных аргументов, если известны предыдущие значения функции. Рекуррентные соотношения подразделяются на восемь групп, каждая из которых учи" тывает специфику потока данных, являющихся значениями аргументов функции умножения. и (2):

F(i+1, )+1)=F(i,g)+H(i), i=), (1)

H(i+1)=Н(i)+2. (2) Если оба аргумента уменьшаются одновременно:

H(i)=H(i+1)-2; (3)

F(i,j)=F(i+1, j+1)-H(i), i=) (4) Если увеличивается аргумент Х, а У остается постоянным

Г(У, +1)=Р(У, }+У;

Н(1+1)=н(1)+1;

G(K+1)=G(K}+I. (5) (6) (7) Если уменьшается Х, а У вЂ” постоянный

Р(У, )=К(У, +1)-У;

Н(1)=Н(1+1)-11

G(K)=G(K+1)-1. (8) (9) (10) Если оба аргумента изменяются, при этом Х увеличивается, а У уменьшается:

F(i+1,)-1)=F(i,g)-G(K); (11)

G(K+1)=G(K)+2. - (12) Если оба аргумента изменяются, при этом Х уменьшается,. а У увеличиваетСя гг

G(K)=G(K+1)-2; (13) F(i-1, Д+1 ) =F(i Д )+G(K) ° (14) Если У уменьшается, а

F(i,X)=F(i+1,X)-Х;

H(i)=H(i+1)-1;

G(K)=G(K+1)+1

Х вЂ” постоянный: (15) (16) (17) Так как функция умножения симметрична, то при вычислении ее значений целесообразно организовать выполнение условия: Х > У. Чтобы учесть процесс отслеживания разности между исходными и заданными значениями аргумента, введем для обозначения текущего значения аргумента новую переменную.

Полагаем: i=O У; 1=0, Х; К=О, Х.

Порядок (во времени) вычисления функций в группе задан порядком их описания. Ксли оба аргумента Х и У увеличиваются одновременно, т.е. текущие значения операндов равны, то используются для вычисления значений функции рекуррентные соотношения (1) 1388852

Если У увеличивается, а Х вЂ” постоянный:

F(i+1 Х)=Е(1,x)+x;

Н(э .+1)=Н(э .)+1; (18) (19) G(K+l)=G(K)-1. (20) Начальные значения функций: F(090)=0;

Н(0)=1; G(0)=1. 10

Условие завершения рекурсивного процесса вычисления произведения:

RA=(=У В j=Х),. (21) Для реализации функций F, Н и G в устройстве для умножения используются накапливающие сумматоры-вычитатели 1-3 соответственно, а для анализа условия завершения рекурсивного процесса вычисления произведения и вы15 тных соотношений, по которым должны вычисляться значения функции умножения используется блок 7 управления.

Отслеживание разности между исходным и- заданным значениями аргумента путем наращивания значения исходного аргумента осуществляется с помощью разностных узлов 9 и 10 управления °

Устройство для умножения работает следующим образом.

Исходное состояние задается сиг30 налом системного сброса, по которому информационные выходы 51 раэностных узлов 9 и 10 управления установятся в нулевое состояние, синхронизирующие сигналы с первого и второго выходов 33 и 34 блока 7 управления отсутствуют (SYN 1=0, $УИ 2=0),а сигнал "Готовность" на его на третьем выходе установится в единичное состояние. Выход первого накапливающего сумматора-вычитателя 1 перейдет в нулевое состояние ($М 1=0), а во второй и третий накапливающие сумматоры-вычитатели 2 и 3 запишется код числа I ($М2=$М3=1).

После поступления операндов Х и

У соответственно на шины множимого

11 и множителя 12 они через блок 8 деления минимальной и максимально л величины поступят на информационные входы 50 разностных узлов 9 и 10 управления. При этом на первом выходе

44 блока 8 выделения минимальной 1л максимальной величины будет множимое

Х, если его значение больше или равно значению множителя У (Х - У). В противном случае значение множимого

Х будет присутствовать на втором вы45

55 бора соответствующей группы рекуррен- 20 ходе 45, а значение множителя У— на первом выходе 44 блока 8 выдсления минимальной и максимальной величины. Таким образом, разностный узел 9 управления будет всегда отрабатывать большее или равное иэ двух значений Х, У, а узел 10 — соответственно меньшое из них. Этим, вопервых, повышается быстродействие устройства эа счет сокращения числа шагов вычисления произведения, если в процессе работы устройства относительные минимальные и максимальные значения операндов Х и У изменятся и, во-вторых, упростится алгоритм формирования переключательных функций работы накапливающих сумматороввычитателей 1-3, а, следовательно, сократятся аппаратурные затраты на реализацию блока 7 управления. Поступление новых значений операндов

Х и У сопровождается единичным сигналом "Строб".

После прихода новых значений операндов Х и У на информационные входы

50 раэностных узлов 9 и 10 управления, их сигнальные выходы 52-54 инициализируют входы 27-32 задания режима работы блока 7 управления, которые будут восприниматься блоком 7 управления после поступления единичного сигнала Строб" на его первый вход 26 с входа 16 устройства, при этом на линиях шины 36-38 управления вырабатываются управляющие сигналы, которые подготовят накапливающие сумматоры-вычитателя 1-3 и коммутаторы

4-6 на вычисление произведения в соответствии с рассмотренными выше рекуррентными соотношениями {1)-(20), а выход 35 блока 7 управления переходит в нулевое состояние.

С задержкой, определяемой временем установки сумматоров-вычитателей 1-3, на первом и втором выводах 33 и 34 блока 7 управления сформируется двухтактная последовательность синхрониэирующих сигналов SYN 1 и SYN 2. При этом сигналами с первого выхода 33 блока

7 управления синхронизируется работа первого накапливающего сумматора-вычитателя 1, а с второго выхода 34— второго и третьего накапливающего сумматоров-вычитателей 2 и 3 и разностных узлов 9 и IO управления. Информационные выходы 51 раэностных узлов

9 и 10 управления установятся в устойчивое состояние, если значение кода

1388852 числа на информационном входе 50 бу- дет равно коду числа «a его информационном выходе 51. При этом третий сигнальный выход 54 соответствующего разностного узла 9 или 10, определя5 ющий указанное равенство, установится в единичное состояние и, следовательно, изменится состояние входов

27-32 задания режима работы блока 7 управления,;который в соответствии с ними перестроит накапливающие сумматоры-вычитатели 1-3 и коммутаторы

4-6 на выполнение другой функции. На шине 13 будет сформировано произведение Р=ХУ, когда третьи сигнальные выходы разностных узлов 9 и 10 управления перейдут в единичное состояние.

При этом на третьем выходе 35 блока

7 управления выработается единичный сигнал, который установит на выходе

17 готовности данных сигнал, равный

1. Сигнальные выходы 52-54 определяют не только перестраиваемые функции накапливающих сумматоров-вычитателей

1-3, но и последовательность формирования синхронизируищих сигналов

SYN 1 и SYN 2 блока 7 управления, а . значит и последовательность выполнения операций накапливающими сумматорами-вычитателями 1-3 н соответствии с рекуррентными соотношениями (1)(20).

Включение в устройство для умножения разностных узлов 9 и 10 управления позволяет, во-первых, повысить достоверность функционирования устройства н случае прохождения единичной помехи на шины 11 и 12 множимого и множителя, которые вызовут кратковременный сбой операндов Х и/или У, 40 а также организовать следящий режим работы устройства, что приводит к повышению быстродействия устройства при отработке малых приращений операндов. 45

Предположим, что в процессе вычисления произведения произошел сбой значений операндов Х и У, который приведет к изменении состояния сигнальных выходов 52-54 разностных,,уэ50 лов 9 и 10 управления. При этом произойдет перестройка режима работы накапливающих сумматоров-вычитателей

1-3, которые отработают в следующем такте этот сбой. Однако сигнал на выходе 17 "Готовность" данных в о6щем случае будет равен U. При восста" новлении значений операндов произойдет повторная настройка накапливающих сумматоров-нычитателей 1-3 и вычислительный процесс будет продолжен, а погрешность из-за сбоя данных будет отработана в последующих тактах, Повышение быстродействия устройства при отработке малых приращений заключается в организации рекурсивного процесса вычисления, когда предыдушие значения выходных и промежуточных результатон вычисления, хранимые в накапливающих сумматорах-нычитателях 1-3, используются в следующих циклах вычислений. Так, например, при единичном изменении одного или обеих операндов для вычисления произведения требуется один такт.

Формула изобретения

1. Устройство для умножения, содержащее шины множимого и множителя, первый накапливающий сумматор-вычитатель, разрядные выходы которого соединены с шиной произведения, перньп коммутатор, выход которого соединен с информационным входом первого накапливающего сумматора-нычитателя, входы первой группы первого коммутатора соединены соответственно с разрядными выходами второго накапливающего сумматора-вычитателя и блок управления, первый и второй выходы импульсов синхронизации которого соединены соответственно с синхровходами первого и второго накапливающих сумматоров-вычитателей, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности результата за счет некритичности к единичным сбоям входных данных и поньппения быстродействия при отработке малых приращений операндов, в него введены третий накапливающий сумматор-вычитатель, второй и третий коммутаторы, первый и второй разностные узлы управления, блок выделения максимальной и минимальной величин и шины констант, соединенные соответственно с входами первых и вторых групп второго и третьего коммутаторов, выходы которых соединены соответственно с информационными входами второго и третьего накапливающих сумматоров-нычитателей, выход третьего накапливающего сумматоранычитателя соединен с входом второй группы первого коммутатора, входы третьей и четвертой групп которого

1388852 соединены соответственно с информационными выходами первого и второго разностных узлов управления, информационные входы которых соединены соответственно с первым и вторым ин5 формационными выходами блока выделе" ния максимальной и минимальной величин, первый и второй информационные входы которого соединены соответст- 10 венно с шинами множимого и множителя устройства, первые, вторые и третьи управляющие выходы первого и второго разностных узлов управления соединены соответственно с входами кода . режима работы блока. управления, второй выход импульсов синхронизации которого соединен с. синхровходами первого и второго разностных узлов управления и третьего накапливающего сумматора-вычитателя„ первый, второй и третий управляющие выходы блока управления соединены соответственно с управляющими входами первого, второго и третьего коммутаторов и первого, второго и третьего накапливающих сумматоров-вычитателей, вход

"Строб" устройства соецинен с пусковым входом блока управления, выхоц окончания операции которого соединен с выходом "Готовность" устройства.

2. Устройство по п. 1 о т л:нч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, выход которого соединен с тактовым входом регистра и, через 35 первый элемент задержки с первым управляющим входом программируемой логической матрицы, второй вход которои соединен с выходом регистра, информационные входы которого соеди- 4О иены соответственно с входами кода режима работы блока управления, третий управляющий вход программируемой логической матрицы соединен через второй элемент задержки с выходом элемента ИЛИ, входы которого соединены соответственно с первым и вторым выходами программируемой логической матрицы и с первым и вторым выходами импульсов синхронизации блока управления, выход окончания операции которого соединен с третьим выходом программируемой логической матрицы, входом останова генератора тактовых импульсов и с первым входом элемен- 55 та И, второй вход которого соединен с пусковым входом блока управления, а выход элемента И через третий элемент задержки соединен с пусковым входом генератора тактовых импульсов, четвертый, пятый и шестой выходы программируемой логической матрицы соединены соответственно с первым, вторым и третьим управляющими выходами блока управления °

3 ° Устроиство по п» 1 о T л и ч а ю щ е е с я тем, что блок вьщеления максимальной и минимальной величины содержит схему сравнения и первый и второй коммутаторы, причем входы первой группы схемы сравнения соединены соответственно с входами первой группы первого коммутатора, входами второй группы второго коммутатора и первым информационным входом блока выделения максимальной и минимальной величин, входы второй группы схемы сравнения соединены соответственно с входами первой группы второго коммутатора, входами второй группы первого коммутатора и с вторым информационным входом блока выделения максимальной и минимальной величин, выход схемы сравнения соединен с управляющими входами первого и второго коммутаторов, выходы которых соединены соответственно с первым и вторым информационными выходами блока вьщеления максимальной и минимальной величин.

4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что разностный узел управления содержит схему сравнения, реверсивный счетчик и первый и второй элементы И, причем информационный вход разностного узла управления соединен с первым входом схемы сравнения, второй вход которой соединен с выходом реверсивного счетчика и с выходом разностного узла управления, выход "Больше" схемы сравнения соединен с первым входом первого элемента И и с первым управляющим выходом разностного узла управления, выход "Иеньше" схемы сравнения соединен с первым входом второго элемента И и с вторым управляющим выходом разностного узла управления, выход "Равно" схемы сравнения соединен с третьим управляющим выходом разностного узла управления, синхровход которого соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно с входами сложения и вычитания реверсивного счетчика.