Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства систем обработки информации. Цель изобретения - расширение области применения за счет обеспечения режима записи слова соетояния. Устройство содержит блок 1 памяти, мультиплексор 4, счетчики 6,7 и реверсивный счетчик 9. Расимрение области применения достигается введением регистра 10, второго 5 мультиплексора, третьего счетчика 8, элементов ИЛИ 12,13,22, схемы 11 сравнения, элемента 23 задержки. 1 ил, .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

5 А1 (191 (11l

on 4 G 11 С 19/ОО с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4173299/24-24 (22) 28.11.86 (46) 15 ° 05.88. Бнит. И- 18 (72) В.С. Лупиков (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

9 515154, кл. С 06 F 12/00, 1974.

Авторское свидетельство СССР

9 1111202, кл. С 06 F 12/00, 1982. (54) БУФЕРНОЕ ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО

{57) Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запаминающего устройства систем обработки информации. Цель изобретения— расширение области применения за счет обеспечения режима записи слова состояния. Устройство содержит блок памяти, мультиплексор 4, счетчики

6,7 и реверсивный счетчик 9. Расширение области применения достигается введением регистра 10, второго 5 мультиплексора, третьего счетчика 8, элементов ИЛИ 12, 13,22, схемы 11 сравнения, элемента 23 задержки. ил, 1396158

Изобретение относится к технике . и может быть использовано в качестве буферного запоминающего устройства систем обработки информации.

Цель изобретения — расширение об. 5 ласти применения за счет обеспечения режима записи слова состояния.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит блок 1 памяти, первую группу 2 информационных входов и группу 3 информационных выходов, первый 4 и второй 5 мультиплексоры, первый 6, второй 7, третий 8 и ре.— версивный 9 счетчики:, регистр 10, схему 11 сравнения, элементы ИЛИ 12 и !3, вторую группу 14 информационных входов, первый вход 15 задания режима, второй вход 16 задания режи:— ма, вход 17 управления чтением, вход

18 управления записью, выход "Буфер пуст" 19, выход " Буфер заполнен" 20, вход 21 установки, элемент ИЛИ 22 и элемент 23 задержки, 25

Устройство работает следующим образом.

Перед началом работы по входу 21 установки счетчики 6,7,8 и 9 устанавливаются в нулевое состояние.

Перед записью каждого блока данных на второй вход 16 задания режима должен быть подан сигнал, по которому в блоке 1 памяти резервируется ячей. ка для последующей записи слова состояния блока данных„ При этом сигнал с второго входа 16 ::àäàíèÿ режима переписывает содержимое счетчика 6 в регистр 10 и задним фронтом сигнала на выходе элемента ИЛИ 12 производит40 ся модификация содержимого счетчиков

6,8 и 9, т.е. к их содержимому добавляется единица.

Информационное слово блока данных поступает на первую группу 2 информационных входов в сопровождении сигна45 ла на первом входе l5 задания режима.

Сигнал на входе l5 воздействует на вход управления мультиплексора 4 и подключает к адресным входам блока памяти выходные сигналы счетчика 6„

Одновременно с этим сигнал с входа

15 через элемент ИЛИ 13 осуществляет запись информационного слова в блок 1 памяти по адресу, сформированному на счетчике 6. Задним фронтом сигнала на входе 15 производится модификация содержимого счетчиков 6,,8 н 9, т.е. к их содержимому добавляется единица. 3апись последующих информационных слов блока данньи производится аналогично.

По окончании записи блока данных на вход 18 управления записью поступает сигнал, по которому производится запись в блок 1 памяти слона состояния предыдущего блока данных. При этом высокий уровень сигнала на входе

18, воздействуя на вход управления мультиплексора 5, подключает к инфор- мационным входам блока 1 памяти выходные сигналы счетчика 8 и сигналы, присутствующие на второй группе 14 информационных входов, куда поступает слово состояния записанного блока данных. Высокий уровень на входе 18 управления записью, воздействуя на вход управления мультиплексора 4, подключает к адресным входам блока 1 памяти выходные сигналы регистра 10.

При поступлении по входу 17 управления чтением запроса на чтение дан ных к адресным входам блока 1 памяти подключаются выходы счетчика 7 (на входах управления мультиплексора 4— низкие уровни сигналов), который является формирователем текущего адреса чтения данных. Сигнал по входу 17 разрешает прохождение считанных из блока 1 памяти данных на группу 3 информационных выходов. Задним фронтом сигнала на входе 17 производится модификация содержимого счетчика 7 (добавляется единица) и счетчика 9 (вычитается единица). Чтение последующих информационных слов производится аналогично.

Реверсивный счетчик 9 имеет разрядность, на единицу превышающую раз рядность счетчиков 6 и 7, и высокий уровень сигнала на,выходе его старmего разряда, т.е. на выходе."Буфер заполнен" 20 свидетельствует о том, что буфер заполнен, Низкий уровень сигнала на выходе схемы 11 сравнения (на выходе "Буфер пуст" 19, при котором содержимое счетчика 9 равно содержимому счетчика. 8, свидетельствует о том, что буфер пуст.

Формула изобретения

Буферное запоминающее устройство, содержащее блок памяти, информационные выходы которого являются группой

1 информационных выходов устройства, реверсинный счетчик, вход обратного

Составитель Ю. Сычев

Техред M,Äèäûê Корректор И. Муска

Редактор А, Лежнина

Заказ 2497/51 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 13961 счета которого является входом управления чтением устройства и подключен к счетному входу первого счетчика, выходы которого соединены с информационными входами первой группы первого мультиплексора, информационные входы второй Группы которого подключены к выходам второго счетчика, первый управляющий вход первого мультиплексора является входом управления записью устройства, выход первого мультиплексора подключен к адресному входу блока памяти, о т л и ч а ю— щ е е с я тем, что, с целью расшире- 15 ния области применения за счет обеспечения режима записи слова состояния, устройство содержит регистр, второй мультиплексор, третий счетчик, первый, второй и третий элементы ИЛИ, схему сравнения, элемент задержки, причем информационный вход регистра соединен с выходом второго счетчика, ) к счетному входу которого. подключен выход первого элемента ИЛИ, первый 2б вход которого является первым входом задания режима устройства и соединен с вторым управляющим входом первого мультиплексора и первым входом второ" го элемента ИЛИ, выход которого под- Зу» ключен к входу записи блока памяти, -информационный вход которого соединен с выходом второго мультиплексора, информационные входы первой группы которого являются первой группой ин- .. формационных входов устройства, ии35 формационные входы второй группы

58 4 мультиплексора являются второй группой информационных входов устройства и подключены к выходам третьего счетчика, вход установки которого соеди- . нен с выходом третьего элемента ИЛИ, первый вход которого подключен к выходу элемента задержки, вход которого соединен с входом управления за писью устройства и подключен к второму входу второго элемента ИЛИ и уп" равляющему входу второго мультиплек;. сора, второй вход третьего элемента

ИЛИ является входом установки устройства и подключен к входам установки первого, второго и реверсивного счетчиков, вход прямого счета реверсивного счетчика подключен к выходу первого элемента ИЛИ и к счетному входу третьего счетчика, выходы которого подключены к входам первой группы схемы сравнения, входы второй группы которой подключены к выходам реверсивного счетчика, выход старшего разряда которого является выходом "Буфер заполнен" устройства, выходом "Beep пуст" которого является выход схемы сравнения, второй вход первого элемента ИЛИ является вторым входом задания режима устройства и подключен к входу синхронизации регистра, вы" ходы которого соединены.с информационным входом третьей группь первого мультиплексора, а вход управления ч тением ус тройс тва соединен с входом чтения блока памяти,

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении специализированных устройств для упорядоченного хранения и выдачи информации по безадресному принципу

Изобретение относится к вычислительной технике и предназначено для реализации узлов и устройств цифровых вычислительных машин методами интегральной технологии

Изобретение относится к вычислительной технике и может быть использовано для накопления дискретной информации в порядке ее поступления из каналов связи или от других абонентов

Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано для накопления и вывода цифровой информации в старт-стопных магнитных регистраторах, устройствах ввода-вывода вычислительных систем и аппаратуре передачи данных

Изобретение относится к запоминающим устройствам и может быть использовано в устройствах динамической памяти, а также для хранения как аналоговой, так и цифровой информации в устройствах на основе микросхем с зарядовой связью с электрическим и оптическим ее вводом

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при построении тестопригодных устройств обработки цифровой информации

Изобретение относится к вычислительной технике и может быть примене но для задержки передаваемой информации

Изобретение относится к цифровой технике и может быть использовано при создании электронных линий задержки

Изобретение относится к запоминающим устройствам и может быть использовано в качестве буферного запоминающего устройства для связи ЭВМ с объектом испытаний в задачах отладки и диагноза цифровой аппаратуры

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх