Кодер

 

Изобретение относится к электросвязи и может использоваться в системах передачи информации для кодирования инверсного кода. Изобретение позволяет повысить быстродействие кодера за Счет параллельного формирования информационных и проверочных разрядов кодовой комбинации. Кодер содержит накопитель 1, формирователи 2, 8 импульсов, элементы И 3,6, элемент ИЛИ 4, распределители 5, 12 импульсов , триггер 7, сумматор 9 и регистры 10, 11. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦ|ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4

ОПИСАНИЕ ИЭОБРЕТ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4171128/24-24 (22) 04.01.87 (46) 30,05,88. Бюл. N 20 (72) А.Л. Залманов (53) 621.398(088.8) (56) Блейхут P. Теория и практика кодов, контролирующих ошибки, М.:

Мир, 1986, с. 24. рис.. 1.4.

Авторское свидетельство СССР .9 540391, кл. Н 04 L 3/02, 1974. (54) КОДЕР (57) Изобретение относится к электро„„SU„„1399894 A1 связи и мо кет использоваться в системах передачи информации для кодирования инверсного кода. Изобретение позволяет повысить быстродействие коФ дера эа счет параллельного формирования информационных и проверочных разрядов кодовой комбинации. Кодер содеряит накопитель 1, формирователи

2, 8 импульсов, элементы И 3,6, элемент ИЛИ 4, распределители 5, 12 импульсов, триггер 7, сумматор 9 и регистры 10, 11. 1 ил.

1399894

Изобретение относится к электросвязи и может быть использовано в системах передачи данных для кодирования инверсного кода.

Целью изобретения является повышение быстродействия кодера.

На чертеже представлена функциональная схема кодера.

Кодер содержит накопитель 1, первый формирователь 2 импульсов, первый элемент И 3, элемент ИЛИ 4, первый распределитель 5 импульсов, второй элемент И 6, счетный триггер 7, второй формирователь 8 импульсов, сумматор 9 по модулю два, второй буферный регистр 10, первый кольцевой регистр 11 сдвига и второй распределитель 12 импульсов.

Кодер работает следующим образом.

Информация, состоящая из k символов, одновременно вводится в параллельном коде в накопитель 1 и кольцевой регистр 11 сдвига. Иэ накопителя

1 информация поступает на входы формирователя 2 импульсов, соответственно из k двухвходовых элементов И и

k-axoposoro элемента ИЛИ. На другие входы формирователя 2 поочередно поступают импульсы с соответствующих выходов распределителя 5. Под действием первых k импульсов распределителя 5 информационные символы кодовой комбинации с выхода формирователя 2 поступают на выход

35 устройства через элементы И 3 и ИЛИ

4. При этом на второй вход элемента

И 3 с второго выхода распределителя

5 поступает разрешающий сигнал, а на второй вход элемента И 6 с третьего выхода распределителя 5 поступает запрещающий сигнал.

Проверочная матрица инверсного кода имеет следующий вид:

011...1100...0

101...1010...0 (k с 21с)

1 1 ... 1 000 ...0 1 50

Очевидно, что i-й проверочный символ кодовой комбинации инверсного кода равен сумме по модулю два всех информационных символов, за исключением i-го.

При записи информации, состоящей из k символов, в регистр 11 информационные разряды кодовой комбинации, за исключением первого, поступают на входы сумматора 9 по модулю два,на выходе которого появляется сигнал, соответствующий первому проверочному символу кода, Этот сигнал на нулевом шаге распределителя 12 записывается в первую ячейку памяти буферного ре-, гистра 10. Под действием первого импульса с выхода триггера 7 в регистре 11 происходит сдвиг информации на один разряд вправо и одновременно переход распределителя 12 в следующее положение, Таким образом, благодаря циклическим свойствам инверсного кода сигнал, соответствующий второму проверочному разряду, с выхода сумматора 9 на первом шаге распределителя 12 записывается в следующую ячейку памяти регистра 10 и т.д.

По окончании первых k импульсов распределителя 5 на второй вход элемента И 3 подается запрещающий сигнал, а на второй вход элемента И 6 — разрешающий сигнал.

Под действием вторых k импульсов распределителя 5 проверочные символы кодовой комбинации, записанные в регистре 10, через формирователь

8, элементы И 6 и ИЛИ 4 выводятся на выход кодера.

Повышение быстродействия предлагаемого кодера достигается за счет параллельного формирования информационных и проверочных разрядов кодовой комбинации. К моменту вывода 2k-1 элемента кодовой комбинации на выход кодера в регистр 10 должен быть записан последний проверочный элемент кода.

Формула изобретения

Кодер, содержащий накопитель, входы которого являются информационными входами кодера, первый распределитель импульсов, первые выходы которого и выходы накопителя соединены соответственно с одноименными первыми и вторыми входами первого формирователя импульсов, триггер и элемент ИЛИ, выход которого является выходом кодера, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия кодера, в него введе ны сумматор, регистры, второй формирователь импульсов, второй распределитель импульсов и элементы И, выход первого формирователя импульсов соединен с первым входом первого эле1399894

Составитель М. Никуленков

Техред М.Дидык Корректор Л. Пилипенко

Редактор Е. Копча

Заказ 2677/56 Тирам 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 мента И, выход которого соединен с первым входом элемента ИЛИ,входы триггера и первого распределителя импульсов объединены и являются син5 хронизирующим.входом кодера, выход триггера соединен с тактовым входом первого регистра и входом второго распределителя импульсов, информационные входы первого регистра подлючены к одноименным информационным входам кодера, выходы первого регистра соединены с одноименными входами сумматора, выходы сумматора и второго распределителя импульсов соединены 1 соответственно с информационным и

I одноименными управляющими входами второго регистра, выходы которого соединены с одноименными первьаки входами второго формирователя импульсов, вторые входы которого подключены к одноименным первым выходам первого распределителя импульсов, выход второго формирователя импульсов соединен с первым входом второго элемента И, выход которого соединен с вторым входом элемента ИЛИ, второй и третий выходы первого распределителя импульсов соединены с вторыми входамн соответственно первого и второго элементов И.