Быстродействующий триггер на транзисторах со счетным входом

 

дк..

Класс 42m, Мо 148274

СССР

ОПИаАНИЕ МЗОЬГКТКНйЯ--

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

k

«р

1 !

Подписная группа М 174

А. А. Трусилов

БЫ СТРОДЕЙ СТВУЮ)ЦИ Й ТРИГГЕР НА ТРА НЗ И СТО РАХ

СО СЧЕТНЫМ ВХОДОМ

Заявлено 11 сентября 1961 r. за Ие 744217/26-24 в Комитет по делам изобретений и открытий при Совете Министров СССР

Опубликовано в «Бюллетене изобретений» No 12 за 1962 г.

Затем потенциал начинает расти по экспоненте с постоянной времени т, = (R,, + R„„) С„(см. участок а на диаграмме Il фиг. 2). R„„— выходное сопротивление генератора импульсов, причем R„„((R,, Предлагаемый быстродействующий триггер на транзисторах со счетным входом отличается тем, что для обеспечения деления частоты входных импульсов он выполнен с переключателем тока, а счетный вход триггера присоединен через входную емкость к эмиттеру управляющего транзистора.

На фиг. 1 показана принци|пиальная схема описываемого триггера; на фиг. 2 — временные диаграммы его работы;:на фиг. 3 и 4 — эквивалентные схемы для различных случаев работы триггера.

Описываемый триггер состоит из схемы переключателя тока (триоды 1 и 2) и эмиттерного повторителя (триод 3). Триггер работает только со счетным входом. Вход 4 триггера подключен через входную емкость б на эмиттер эмиттерного повторителя (управляющего триода).

Триггер запускается одномерными отрицательными относительно «нулевого уровня» импульсами, следующими с частотой до 30 мггц. Для удобства за «нулевой уровень» принят максимальный положительный уровень входного сигнала относительно земли (см. диаграмму I на фиг. 2).

В зависимости от исходного состояния триггера рассматриваются два случая. Если управляющий триод 8 закрыт, а триод 2 открыт, ro на вход поступает отрицательный импульс. При этом потенциал эмиттера понизится на величину — Еу,„

ЛЕа = i„(O)R... где i,.(0)—

Ý1 ген № 148274

В этом случае управляющий триод еще больше запрется. От заднего фронта импульса напряжения потенциал эмиттера Еь поднимется на ЛЕ ь = t,(ò) R,, — — .R,, (cM. участок б на диаграмме

Еьх гг + ген

П фиг. 2). При условии

Еь (т) = Еь (т — О) + Еь (т) >Ен управляющий триод откроется, а триод 2 закроется, причем

Е, = i, . а R, ) Е„, (см. диаграмму Iii на фиг. 2), т. е. происходит переброс триггера в состояние противоположное исходному. Выброс

ЛЕ, (см. участок в на фиг. 2) объясняется тем, что управляющий триод с момента отпирания начинает работать как ключ с общей базой, который управляется эмиттерным током t (t — l;), начиная с момента (t — т). В промежутке времени М (см. диаграмму III на фиг. 2) правая половина триггера работает как эмиттерный повторитель, Если управляющий триод открыт, а триод 2 закрыт, то на вход II3ступает очередной отрицательный импульс (в обоих случаях считается, что в исходном состоянии все переходные процессы в триггере закончены). в (см. диаграмму П на фиг. 2) — ра-ность потенциалов на эмиттер-базовом переходе открытого триода; в эквивалентной схеме

R„— входное сопротивление ключа с общей базой.

ЕСЛИ Йе» =, + (1 — B) (Vy + Rg), TBK KBK Rg» ((Rg И ((Rggpgy тО генератор входных сигналов работает как генератор импульсов тока.

Ключ с общей базой управляется эмиттерным током i, (t) = i,, — i,(t), в результате чего сигнал Е, уменьшится в момент времени t = О на величину ЛЕ, =- i,.(0) . а. R. При условии QE,(0)j ) (Е,(0) — Е,„) триод 2 откроется, т. е. триггер перебросится в противоположное исходному состояние.

После того, как триод 8 закроется, потенциал эмиттера Еь(0) = в начинает расти по экспоненте с постоянной времени т, = RC,„ где

R = R„ + Л„„, и стремится к Е,. Если постоянная времени т, достато«но велика, а длительность т отрицательного импульса такова, что к моменту окончания действия последнего потенциал эмиттера

Еь(т — О) в момент (т — О) ке успеет вырасти настолько, чтобы от

Евх скачка hE (x) .=ь,(т) Я„где i„(-.) —,, управляющий трие1 ген од не открылся, т. е, чтобы было выполнено неравенство:

Еь(т) = Еь(т — 0) + ЬЕь(т) (Ед то переброса триггера из состояния, когда триод 8 закрыт, а триод 2 огкрыт, в про ивоположное состояние не произойдет. К приходу очередного входного импульса триггер находится в состоянии, соответствуюшем исходному.

При соответствующих значениях постоянной времени т„длительности и амплитуды Е, входного импульса возможно деление фиксированной частоты непрерывной последовательности запускающих импульсов в три, четыре и более раз.

Предмет изобретения

Быстродействующий триггер на транзисторах со счетным входом, о т л и ч а ю ш и и с я тем, что, с целью обеспечения деления частоты входных импульсов, он выполнен с переключателем тока, а счетный вход триггера присоединен через входную емкость к эмиттеру управляющего транзистора. № 148274

Ео

К Е>

Ю б/6

E,é № 148274

Едл рз!

Фиг.3

Ебх

Рдх! ен фиг. 4

Составитель А. И. Хохлов

Корректор Т. Л. Медведева

Редактор Н. Л. Корченко Техред Т. П. Курилко

Типография ЦБТИ, Москва, Петровка, 14.

Подп. к печ. 22/IX-62 г.

Зак. 6791

ЦБТИ Комитета по делам

Москва, Формат бум. 70Х108 /и Объем 0,35 изд, л, Тираж 700 Цена 4 коп. изобретений и открытий при Совете Министров СССР

Центр М. Черкасский пер, д, 2/6.

Быстродействующий триггер на транзисторах со счетным входом Быстродействующий триггер на транзисторах со счетным входом Быстродействующий триггер на транзисторах со счетным входом Быстродействующий триггер на транзисторах со счетным входом 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх