Устройство для сопряжения источника и приемника информации

 

Изобретение относится к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства буферной памяти . Устройство обеспечивает прием цифровой информации от источника, хранение ее в блоке памяти и передачу в приемник информации. Целью изобретения является повышение коэффициента готовности устройства. Это достигается путем обеспечения автономной проверки работоспособности устройства за счет имитации работы источника и приемника информации, сравнения считываемой информации, записанной в блок памяти, и индикаи1ии результата проверки. Устройство содержит блок 1 памяти, коммутатор 2, регистр 3, три группы злементов И-ИЛИ 4, 5 и 6, злементы И-1ШИ 7 и 8, ИЛИ-НЕ 9, счетчик 10, злемент НЕ 11, схему 12 сравнения, элемент И 13, шифратор 14, триггер 15, расцределитель 16 импуль- § сов, злемент 17 индикации, тумблер 18 режима, кнопку 19 пуска, генера- f) тор 20 импульсов, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4153681/24-24 (22) 27.11 ° 86 (46) 07.06.88. Вюл. ¹- 21 (72) Г.E.Êðèâîøåèí и A,А.Лоскутов (53) 681.327(088.8) (56) Авторское свидетельство СССР

¹ 1183975, кл. G 06 F 13/00, 1985.

Авторское свидетельство СССР

¹ 1275454, кл, С 06 F 13/00, 1985. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства буферной памяти. Устройство обеспечивает прием цифровой информации от источника, хранение ее в блоке памяти и передачу

„„SU„„1401468 А1 в приемник информации. Целью изобре— тения является повышение коэффициента готовности устройства. Это достигается путем обеспечения автономной проверки работоспособности устройства за счет имитации работы источника и приемника информации, сравнения считываемой информации, записанной в блок памяти, и индикации результата проверки, Устройство содержит блок 1 памяти, коммутатор 2, регистр

3, три группы элементов И-ИЛИ 4, 5 и 6, элементы И-ИЛИ 7 и 8, ИЛИ-НЕ 9, счетчик 10, элемент НЕ 11, схему 12 сравнения, элемент И 13, шифратор 14, триггер 15, распределитель 16 импуль- Е

O сов, элемент 17 индикации, тумблер

18 режима, кнопку 19 пуска, генератор 20 импульсов. 4 ил. С:

1/3 () 1/1 бя

Изобретение относитс я к вычислительной технике и может быть использовано в системах обмена данными н качестве устройства буферной памяти.

Целью изобретения является повышение коэффициента готовности устройства за счет сокращения времени поиска неисправности.

На фиг. 1 представлена функциональная схема устройства; на фиг.2 функциональная схема распределителя импульсов, на фиг, 3 — функциональная схема шифратора; на фиг. 4 нременная диаграмма работы устройства в режиме проверки.

Устройство содержпт (фиг. 1) блок

1 памяти, коммутатор 2, регистр 3, группы элементов И-ИЛИ 4-6, элементы

И-ИЛИ .7 и 8, элемент ИЛИ-НЕ 9, счет- 20 чик 10, элемент НЕ 11, схему 1.2 сравнения, элемент И 13, шифратор 14 триггер 15, распределитель 16 импульсов, элемент 17 индикации, тумблер

18 режима, кнопка 19 пуска, генера- 25 тор 20 импульсов, вход 2 1 синхронизации записи, адресный вход 22 записи, адресный вход 23 считывания, вход 24 синхронизации считывания, информационный вход 25, информационный выход 26, линии 27-29 связей между блоками.

Распределитель 16 импульсов содержит (фиг. 2) элемент НЕ 30, триггеры

31-33, элементы И 34-38, Шифратор 14 содержит (фиг. 3) элемент ИСКЛЮЧАЮ35

REF. ИЛИ 39, элемент НЕ 40 и постоянную память (ПЗУ) 41. На фиг, 1 показаны также резисторы 42-45, светодиод

46 и транизстор 47.

Устройство работает следующим образом.

В момент включения питания обнуляется счетчик 10 и блок 1 памяти, построенный, например, на основе ре- 45 гистров.

Показанное на фиг. 1 положение перекидного контакта тумблера 18 соответствует рабочему режиму — режиму передачи информации от источника к приемнику. При этом благодаря сигна50 лу единичного уровня на входе элемента ИЛИ-НЕ 9, снязанного с разомкнутым контактом тумблера 18 на выходе данного элемента вырабатывается сигнал логического нуля, удерживающий триг55 гер 15 в нулевом состоянии. Сигнал логического нуля с выхода триггера

15 записывается по импульсам с выхода генератора 20 в триггер 31 и, поступая через элемент И 34 на входы элементов И 36-38, удерживает н нулевом состоянии выходы распределителя 16 импульсов.

Информация источника, принимаемая на вход 25, поступает через элементы

И-ИЛИ 4 на вход блока 1 и записывается в ячейку, определяемую кодом адреса записи, который принимается от источника на вход 22 и поступает через элементы И-ИЛИ 5 на адресный вход блока 1. Запись происходит по синхроимпульсу, выдаваемому источником информации на вход 21 устройства и поступающему на вход синхронизации записи блока 1 через элемент И-ИЛИ 7, Приемник информации задает адрес опрашиваемой ячейки, который принимается на вход 23 ч через элементы ИИЛИ 6 поступает на адресный вход коммутатора 2. В соответствии с этим адресом информация опрашиваемой ячейки с выхода блока 1 памяти поступает на информационный вход регистра 3 и записывается в него по синхроимпульсу считывания, принимаемому от приемника на вход 24 и поступающему на синхровход регистра 3 через элемент И-ИЛИ 8.

Во избежание искажений информации необходимо обеспечить условие, исключающее одновременное воздействие режимов записи и считывания на одну и ту же ячейку блока 1 памяти.

Для пр он еде ни я ав т он омн ой пр он ер к и устройства тумблер 18 переводится в другое положение, в результате чего к информационному и адресному входам блока 1, а также к адресному входу коммутатора 2 через элементы И-ИЛИ

4-6 подключаются выход счетчика 10 и выходы шифратора 14, На всех входах элемента ИЛИ-НЕ 9 присутствуют сигналы нулевого уровня, поэтому на .

era выходе вырабатывается сигнал единичного уровня. Нажатием на кнопку

19 запускается триггер 15, и с его выхода сигнал единичного уровня по заднему фронту импульса с выхода генератора 20 записывается в триггер 31 (фиг.4). Начиная с этого момента, импульсы с вьгхода генератора 20 побчередно поступают на выходы а, в и с распределителя 16. По заднему фронту импульсов с выхода а содержимое счетчика 10 увеличивается на единицу. До тех пор, пока (п+1)-й разряд (первый выход) счетчика 10

14014 находится в нулевом состоянии, единичный сигнал с выхода элемента HE 11 разрешает прохождение на вход синхронизации записи блока 1 импульсов с с выхода а распределителя 16, по переднему фронту которых происходит запись информации. Одновременно запрещается прохождение импульсов с выхода в распределителя 16 на синхро- ð вход регистра 3 и прохождение сигнала с выхода схемы 12 сравнения через элемент И 13.

Для формирования информации в блоке 14 используется первый разряд 15 счетчика 10. На первом этапе проверки второй выход счетчика 10 находится в нулевом состоянии, поэтому схема

ИСКЛЮЧАЮЩЕЕ ИЛИ 39 шифратора 14 повторяет сигнал первого разряда счетчи- 20 ка 10, Поскольку четные разряды выхода шифратора 14 подключены непосредственно к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 39, а нечетные — через элемент НЕ 40, то информация на данном 26 выходе представляет собой шахматный код с "единицами" в нечетных разрядах для ячеек с четными номерами и с

"единицами" в четных разрядах для ячеек с нечетными номерами. 30

После того, как произойдет запись информации во все ячейки блока 1 памяти, (n+1)-й разярп счетчика 10 переходит в единичное состояние, разрешая прохождение через элемент ИKIN 8 импульсов с выхода в распределителя 16 на синхровход регистра 3, прохождение через элемент И 13 сигнала с выхода схемы 12 сравнения, стробируемого импульсами с выхода с 40 распределителя 16. Запись информации в блок 1 запрещается сигналом нулевого уровня с выхода. элемента HE 11.

По переднему фронту импльсов с выхода в распределителя 16 в регистр 3 запи- 46 сывается информация иэ ячейки блока

1, определяемой адресным кодом считывания, который поступает с выхода шифратора 14, В рассматриваемом случае предполагается, что коды для записи и считывания информации, относящиеся к одним и тем же ячейкам памяти, не совпадают, поэтому в состав шифратора 14 включено ПЗУ 41, которое преобразует адресные коды считывания.

В режиме считывания на первые входы схемы 12 сравнения с выхода шифратора 14 поступает информация в той же последовательности, в какой она

68

4 быпа записана в ячейки блока 1, поэтому после записи информации очередной ячейки в регистр 3 на выходе схемы 12 выра б атыв ае тс я сигнал нулевого уровня, соответствующий совпадению информации на ее входах. Если считываемая информация совпачает с контрольной, на выходе элемента И 13 поддерживается сигнал нулевого уровня. После считывания информации из всех ячеек (п+1)-й разряд счетчика

10 вновь переходит в нулевое состояние, соответствующее режиму записи, (n+2) и разряд счетчика 10 переходит в единичное состояние, соответствующее второму этапу проверки, на кото— ром элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 39 инвертирует первый разряд счетчика 10.

Поэтому шифратор 14 формирует шахматный код, обратный коду, формируемому на первом этапе. В остальном работа устройства на втором этапе проверки аналогична работе на первом этапе.

После окончания опроса в случае совпадения считываемой информации с контрольной (п+3)-й разряд счетчика,0 переходит в единичное состояние, на выходе э:емента ИЛИ-HE 9 вырабатывается сигнал нулевого уровня, обнуляющий триггер 15, с выхода которого сигнал логического нуля записывается в триггер 31, сбрасывая сигналы на выходах распределигеля 16. Включается элемент 17 индикации, что свидетельствует об исправности устройства, Если информация, считанная с какой-либо ячейки не совпадает с контрольной, па выходе схемы 12 сравнения вырабатывается сигнал единичного уровня, который с приходом импульса с выхода с распределителя 16 поступает через элемент И 13 на вход элемента ИЛИ-НЕ 9, с выхода которого сигнал нулевого уровня сбрасывает триггер 15, и происходи остановка работы. Такая ситуация показана на фиг. 4. При этом состояние счетчика

10 соответствует номеру неисправной ячейки блока 1 или неисправного канала коммутатора 3. Для более быстрого отыскания неисправности можно индицировать состояние всех разрядов счетчика 10, а также ячеек блока 1.

Формула изобретения устройство для сопряжения источника и приемника информации, содержа1401468 6

25

50 щее блок памяти, две группы элементов

И-ИЛИ, счетчик, генератор импульсов, элемент И-ИЛИ, регистр, выход которого является выходом устройства для подключения к информационному входу приемника, элемент НЕ, элемент И, причем группа адресных входов блока памяти соединена с выходами элементов И-ИЛИ первой группы, первыми информационными входами подключенных к группе выходов счетчика, вход синхронизации записи блока памяти соединен с выходом первого элемента И-ИЛИ, первый разрешающий вход которого подключен к выходу элемента НЕ, первые информационные входы элементов И-ИЛИ второй группы являются группой входов устройства для подключения группы адресных выходов приемника, о т— л и ч а ю щ е е с я тем, что, с целью повышения коэффициента готовности устройства, в него введены третья группа элементов И-ИЛИ, второй элемент И-ИЛИ, коммутатор, распредели тель импульсов, схема сравнения,эле° мент ИЛИ-НЕ, шифратор, триггер, кнопка пуска, тумблер режима и элемент индикации, причем группа выходов блока памяти подключена к группе информационных входов коммутаторов, выход и адресный вход которого под" ключены соответственно к информационному входу регистра и выходам элементов И-ИЛИ второй группы, первые разрешающие входы которых соединены с первыми разрешающими входами элементов И-ИЛИ первой и третьей групп, первого и второго элементов И-ИЛИ, первым входом элемента ИЛИ-HE и через замыкающий контакт тумблера режима с шиной нулевого потенциала, вторые разрешающие входы элементов И-ИЛИ первой, второй и третьей групп подключены через размыкающий контакт тумблера режима к шине нулевого потенциала, первая группа выходов шифратора подключена к первым информационным входам схемы сравнения и элементов И-ИЛИ третьей группы, вторые информационные входы которых являются группой входов устройства для подключения информационного выхода источника информации, а группа выходов подключена к группе информационных входов блока памяти, вторые информационные входы элементов И-ИЛИ второй группы соединены с второй группой выходов шифратора, группой адресных входов соединенного с группой выходов счетчика, синхровход регистра подключен к выходу второго элемента И-ИЛИ, первый информационный вход которого является входом устройства для подключения синхронизирующего выхода приемника информации, а второй разрешающий вход соединен с первым входом элемента И, входом элемента НЕ и первым выходом счетчика, вторым выходом подключенного к управляющему входу шифратора, а третим выходом — к входу элемента индикации и второму входу элемента ИЛИ-HE выход и третий вход которого соединены соответственно с входом сброса триггера и выходом элемента И, выходы reнератора импульсов и триггера подключены соответственно к синхронизирующему и разрешающему входам распределителя импульсов, первый, второй и третий выходы которого соединены соответственно со счетным входом счетчика, вторым информационным входом второго элемента И-ИЛИ и вторым входом элемента И, третьим входом подключенного к выходу схемы сравнения, вход установки триггера подключен через кнопку Пуск" к замыкающему контакту тумблера режима, вторые информационные входы элементов И-ИЛИ первой группы образуют группу входов устройства для подключения группы адресных выходов источника информации, первый информационный вход первого элемента И-ИЛИ является входом устройства для подключения синхронизирующему выхода источника информации, первый информационный вход первого элемента И-ИЛИ соединен с первым выходом распределителя импульсов, второй вход схемы сравнения подключен к выходу регистра.

1Fi01468

Составитель В.Вертлиб

Редактор Н.Лазаренко Техред М. Ходанич Корректор М.Шароши

Заказ 2786/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 !

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4