Многоканальный цифровой интерполирующий фильтр

 

Изобретение относится к радиотехнике и вычислительной технике и может быть использовано в устройствах для цифровой обработки сигналов, в частности для повышения точности представления сигналов на выходе цифровой линии связи. Цель изобретения - повьшение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят блок памяти 1, накапливающий сумматор 2, умножитель 3, накапливающий сумматор 4, блок постоянной памяти 5, очетчик 6 канала, блок 7 злементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7, сумматор 8, синхронизатор 9, элемент ИЛИ 10, счетчик выборки 11, счетчики 12, 13. 2 ид. с 9 /7 О) С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОГ1ИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

Ю\

° ««

° ° сФ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 41 59022/24-24 (22) 05. 12.86 (46) 07.06.88. Бюл. У 21 (71) Специальное конструкторско-технологическое бюро с опытным производством при Белорусском государственном университете им. В.И.Ленина (72) А.Н.Карташевич, А.А.Фомин, В.M.Ïðèõîäüêî и С.В.Гилевский (53) 681.32 (088.8) (56) Авторское свидетельство СССР

Ф 1223345, кл. С 06 Р 15/353, 1986.

Авторское свидетельство СССР

У 1093357 кл. С 06 Г 15/353, 1984. (54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ИНТЕРПОЛИРУЮЩИИ ФИЛЬТР.Я0 1401480 А1 (5g 4 G 06 F 15/353 (57) Изобретение относится к радиотехнике и вычислительной технике и может быть использовано в устройствах для цифровой обработки сигналов, в частности для повышения точности представления сигналов на выходе цифровой линии связи. Цель изобретения повышение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят блок памяти 1, накапливающий сумматор 2, умножитель 3, накапливающий сумматор

4, блок постоянной памяти 5, счетчик

6 канала, блок 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7, сумматор 8, синхронизатор

9, элемент ИЛИ 10, счетчик выборки щ

Ф

11, счетчики 12, 13. 2 ил.

1401480

Изобретение относится к радиотехнике и вычислительной технике и может быть использовано в устройствах для цифровой обработки сигналов, в частности. для повышения точности представления сигналов на выходе цифровой линии связи.

Целью изобретения является повышение быстродействия (за счет умень- jð щения операций умножения и сложения), На фиг.1 приведена структурная схема многоканального цифрового ин" терполирующего фильтра; на фиг.2 функциональная схема синхронизатора. 15

Многоканальный цифровой интерполирующий фильтр содержит блок (оперативной памяти) 1, накапливающий сумматор 2, умножитель 3, накапливающий сумматор 4, блок 5 постоянной памяти, 20 счетчик 6 канала, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7,(адресный) сумматор 8, синхронизатор 9, элемент ИЛИ 10, счетчик 11 выборки, счетчики 12 и 13, Синхронизатор содержит триггер 14, 25 генератор 15 синхроимпульсов, одноразрядный счетчик 16, первый 17 и второй

18 формирователи импульсов.

Повышение частоты дискретизации сигнала предполагает формирование 30 последовательности из L-1 отсчетов с нулевой амплитудой в интервале между выборками исходной последовательности, которая затем пропускается через фильтр нижних частот.с линейной фазо-35 вой характеристикой. Исключая операции умножения на нулевые выборки, цифровой фильтр работает в соответствии с выражением к у (n)= . h(L;+I)X(n-i), при 40

)=0 т=р; 1 ... Ь 1 где Х())) — текущая выборка входного сигнала; 45

t(L.+Õ) — коэффициенты импульсной характеристики фильтров; у (n) — проинтерполированные выборки сигнала.

С учетом симметрии импульсной ха50 рактеристики фильтра формирование проинтерполированных выборок в устройстве производится в соответствии с выражением

K/1 у (n)= K h(L, +k)(x(n-i)+x(k-и+1)), )=О

Для формирования одной проинтерпо.лированной выборки сигнала необходимо выполнить k/2 операций умножения и операций сложения.

Многоканальный цифровой интерполирующий фильтр работает следующим образом.

При появлении высокого потенциала на входе ХЗ. устройства производится запись входных выборок сигналов по М каналам. в блок 1 оперативной памяти.

На выход адресного сумматора 8 передается при этом код с выхода счетчика

11 выборки. На вход устройства Х2 по-. ступают в режиме записи импульсы сопровождения информации по каждому каналу. После занесения в блок 1 оперативной памяти выборки сигнала по одному каналу импульс сопровождения переключает счетчик каналов в следующее состояние и по очередному импуль-. су сопровождения производится запись выборки сигнала следующего канала.

После занесения выборок сигнала по М каналам высокий уровень с входа ХЗ снимается, при этом счетчик 11 выборки переключается в следующее состояние и синхронизатор начинает формировать управляющие сигналы для выполнения режима обработки.

Режим обработки в устройстве выполняется следующим образом.

С третьего выхода У4 синхронизатора 9 на вход счетчика 12 поступают тактовые импульсы, на выходе данного счетчика последовательно формируются коды, которые поступают на вход адресного сумматора 8. На другой вход адресного сумматора 8 поступает код с выхода счетчика выборки. На первом такте информация из блока 1 оперативной памяти считывается по адресу, сформированному на выходе адресного сумматора 8, и поступает на вход накапливающего сумматора 2. Во время второго такта на вход управления инверсии кода блока 7 поступает с выхода счетчика 12 уровень логической единицы и информация считывается иэ оперативной памяти 1 по преобразованному блокам 7 коду..адреса и суммируется в накапливающем сумматоре 2.

После двух тактов считывания код с выхода накапливающего сумматора 2 поступает на вход умножителя 3, на другой вход которого с выхода. блока

5 постоянной памяти поступает значение коэффициента импульсной характеристики фильтра. Адрес для считывания импульсной характеристики поступает

14О I 480.3 с выхода счетчика 12, Результат умножения с выхода умножителя 3 заносится в накапливающий сумматор 4 по импульсам, поступающим с выхода ВЗ синхронизатора 9. Эти же импульсы с выхода

У2 синхронизатора поступают на тактовый вход накапливающего сумматора и обнуляют данный сумматор. Счетчик 12 переключается в следующее состояние, и выполняется во время следующих двух тактов обработка информации, считанной из блока 1 оперативной памяти, как описано ранее. После выполнения 1 операций считывания информа- 15 ции из блока 1 оперативной памяти и обработки данной информации, аналогичной описанной, на выходе накапливающего сумматора 4, являющемся выходом устройства 71, формируется код первой интерполированной выборки сигнала по первому каналу. Формирование выборки сигнала следующего канала выполняется аналогично. При этом задний фронт импульса с выхода счетчика

12 поступает через элемент ИЛИ 10 на вход счетчика 6 канала и переводит его в следующее состояние. По этому же фронту синхронизатор 8 формирует на выходе У3 импульс, который поступает на тактовый вход накапливающего сумматора 4 и обнуляет его. Затем начинаются такты формирования первой проинтерполированной выборки следующего канала. После формирования пер35 вой проинтерполированной выборки по

М каналам, выполняемого как описано ранее, задний фронт сигнала с выхода счетчика 6 поступает на вход счетчика

13 и устанавливает его в следующее 4О состояние, после чего начинается формирование следующих проинтерполированных выборок. Формирование второй проинтерполированной выборки по M каналам выполняется аналогично опи- 45 санному. После формирования проинтерполированных выборок сигналов задний фронт импульса с выхода счетчика 13, поступающий на вход 15 синхронизатора 9, запрещает формирование управля- 5О ющих импульсов режима обработки и устройство переходит в режим ожидания до прихода следующего потенциала логической единицы на вход ХЗ устрой - ства.

Синхронизатор 9 работает следующим образом, Задним фронтом сигнала, поступающего на вход Х4, устанавливается в состояние логической единицы выход триггера 14. Сигнал с выхода данного триггера поступает на управляюший вход генератора 15 импульсов и разре— шает его рабату. Тактовые импульсы с выхода генератора 15 импульсов поступают на вход одноразрядного счетчика

16 ° Одновременно эти импульсы поступают на выходы 72 и 74 синхронизатора 9. По заднему фронту импульсов с выхода одноразрядного счетчика 16 формирователь 17 импульсов формирует короткие импульсы, поступающие на выходы У2 и У3 синхронизатора 9. Эти импульсы используются для записи информации в накапливающий сумматрр 4 и обнуления накапливающего сумматора

2. Второй формирователь 18 импульса формирует короткий импульс по заднему фронту импульсов, поступающих на вход Х6 и использующихся для обнуления накапливающего сумматора 4. Задний фронт сигнала, поступающий с входа Х5 синхронизатора, устанавливает триггер 14 в нулевое состояние, запрещая при этом работу генератора 15.

Ф о р м у л а и з о б р е т е н и я

Многоканальный цифровой интерполирующий фильтр, содержащий блок памяти, синхронизатор, умножитель, первый накапливающий сумматор, блок постоянной памяти, выход которого подключен к первому входу умножителя, выход которого подключен к информационному входу первого накапливающего сумматора, выход которого является информационным выходом фильтра, а первый выход синхронизатора подключен к тактовому входу первого накапливающего сумматора, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия, в него введены блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй накапливающий сумматор, сумматор, счетчик выборки, счетчик канала, элемент ИЛИ, первый и второй счетчики, причем информационный выход первого счетчика подключен к первому адресно» му входу блока постоянной памяти и первому входу сумматора, выход которого подключен к первому входу блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому адресному входу блока памяти, выход которого подключен к информационному входу второго накапливающего сумматора, вы1401480

Составитель А.Баранов

Редактор Н.Лазаренко Техред М.Ходанич Корректор Л Пилипенко

Заказ 2786/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 ход которого подключен к второму входу умножителя, тактовый вход второго накалливающего сумматора подключен к второму выходу синхронизатора, третий

5 выход которого подключен к счетному входу первого счетчика, выход переноса которого подключен к входу запуска синхронизатора и первому входу элемента ИЛИ, выход которого подключен к счетному входу счетчика канала, информационный выход которого подключен к второму адресному входу блока памяти, вход управления записью(считыванием которого соединен с вторым входом элемента ИЛИ и является тактовым входом фильтра, информационным входом которого является информационный вход бпока памяти, выход переноса счетчика канала подключен к счетному входу второго счетчика, информационный выход и старший разряд информационного выхода которого подключены соответственно к второму адресному входу блока постоянной памяти и входу останова сйнхронизатора, вход задания режима которого соединен с счетным входом счетчика выборки и является входом задания режима фильтра, информационный выход счетчика выборки подключен к второму входу сумматора, младший разряд информационного выхода первого счетчика подключен к второму входу блока элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ.