Интегратор

 

Изобретение относится к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых устройств для усреднения сигналов и является усовершенствованием изобретения по авт.св. № 1298775. Цель изобретения - расширение динамического диапазона .изменений входных сигналов. Поставленная цель достигается введением дешифратора , реверсивного счетчика, дополнительных интегрирующих конденсаторов , блока переключателей, разрядных резисторов, компараторов, элемента ИЛИ, элемента И, задатчика опорных напряжений. Интегратор имеет широкий динамический диапазон изменений входных сигналов по уровню, времени интегрирования и диапазону -задания начальных условий за счет коммутации введенных конденсаторов параллельно интегрирующему при превышении модуля выходного напряжения заданного уровня и отключения их части при уменьшении модуля выходного напряжения до величины меньше заданного уровня, при этом заряд части отключенных конденсаторов возвращается в интегрирующий конденсатор.Каждому переключению введенных конденсаторов соответствует определенный масштаб интегрирования, который определяется кодом, формируемым на выходе кода масштаба интегрирования интегратора. 2 ил. о S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

PECflYE JlHH

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1298775 (21) 4079926/24-24 (22) 27.06.86 (46),. 07.06 ° 88. Бюл. У 21 (71) Куйбьппевский авиационный инсти.тут им. акад. С.П.Королева (72) В.А.Медников (53) 681.335 (088.8) (56) Авторское свидетельство СССР

В 1298775, кл. С 06 G 7/186, 1986. (54) ИНТЕГРАТОР (57) Изобретение относится к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых устройств для усреднения сигналов и является усовершенствованием изобретения по авт.св. и 1298775. Цель изобретения— расширение динамического диапазона изменений входных сигналов. Постав- ленная цель достигается введением дешифратора, реверсивного счетчика, до„.80„„1401485 A 2 полнительных интегрирующих конденсаторов, блока переключателей, разрядных резисторов, компараторов, элемента ИЛИ, элемента И, задатчика опорных напряжений. Интегратор имеет широкий динамический диапазон изменений входных сигналов по уровню, времени интегрирования и диапазону задания начальных условий за счет коммутации введенных конденсаторов параллельно интегрирункцему при превышении модуля выходного напряжения заданного уровня и отключения их части при уменьшении модуля выходного напряжения до величины меньше заданного уровня, при этом заряд части отключенных конденсаторов возвращается в интегрирующий конденсатор.Каждому переключению введенных конденсаторов соответствует определенный масштаб интегрирования, который определяется кодом, формируемым на выходе кода масштаба интегрирования интегратора. 2 ил.

1401485

Изо бре тек ие о тно ситс я к информационно-измерительной технике, может быть использовано при построении аналоговых и цифроаналоговых уст5 ройств для усреднения сигналов в анализаторах, интегрирующих вольтметрах, а также в других устройствах, где при проведении операций интегрирования требуется точная начальная установка интегратора, а. также широкий диапазон измерений входных сигналов, и является усовершенствованием изобретения по авт. св. К - 1298775. 15

Целью изобретения является расширение динамического диапазона изменений входных сигналов.

На фиг. 1 приведена схема предлагаемого интегратора; на фиг.2 — временные диаграммы, поясняющие его работу.

Интегратор содержит два операционных усилителя i и 2, входной резистор 3, вспомогательный резистор 4,ин- 25 тегрирующие конденсаторы 5 и 6, аналоговый запоминающий блок 7, ключи 8 и 9, двухпозиционный переключатель

10, информационный вход 11 интегратора, вход 12 задания режима работы ин- 30 тегратора, выход 13 интегратора, блок

14 синхронизации, источник 15 задания начальных условий, блок 14 синхронизации содержит два одновибратора 16 и 17 и элемент И 18. Аналоговый запо35 минающий блок 7 выполнен на накопительном конденсаторе 19 и ключе 20, управляющий вход которого является входом управления записью аналогового запоминающего блока 7. Кроме того, 40 интегратор содержит дешифратор 21, реверсивный счетчик 22, дополнительные интегрирующие конденсаторы 23, блок переключателей 24, разрядные резисторы 25, четыре компаратора 26-29, элемент ИЛИ 30, элемент И 31, задатчик 32 опорных напряжений, выход 33 кода масштаба интегрирования интегратора и вход 34 задания масштаба начальных условий интегратора.

l 50

Интегратор работает следующим образом.

С приходом очередного импульса

U управления в момент времени t на вход 12, оп же вход запуска блока

14 синхронизации (фиг.2а) последний

55 на своих выходах вырабатывает управляющие сигналы U, -U<4 (фиг.2бг) так, что импульс U<4, на выходе 1 длиннее импульса U < на выходе 2 на время, достаточное для заряда интегрирующего конденсатора 5 и части дополнительных конденсаторов 23, до напряжения источника 15 задания начальных условий, а также достаточное для полного разряда оставшейся части конденсаторов 23 через соответствующие резисторы 25.

Под действием сигнала U, с первого выхода блока 14 синхронизации ключ 8 размыкается, а двухпозиционный переключатель 10 замыкает первый и второй выводы, при этом напряжение, полученное инте грирующим конденсатором 5 в проце с се инте гриров ания в предыдущем .цикле интегрирования,сохраняется неизменным до момента времени t< замыкания ключа 9 под действием управляющего сигнала U<, поступающего с выхода 3 блока 14 синхронизации.

Так как в интервале времени, не превышающем t от момента t на вход управления записью аналогового запоминающего блока 7 поступает импульс управления U,y с второго выхода блока 14 синхронизации, то выходное напряжение операционного усилителя 1, равное напряжению на конденсаторе 5, а следовательно, и интервалу входного напряжения U< за предыдущий цикл измерения, запоминается в аналоговом запоминающем блоке 7, с выхода которого оно поступает на выход 13 интегратора (фиг.2л).

После окончания импульса U < на втором выходе блока 14 синхронизации и в течение оставшейся части импульса У,, на его первом выходе вырабатывается импульс U управления на третьем выходе блока 14 синхронизации, под действием которого замыкается ключ 9 и заносится код масштаба с входа 34 задания масштаба начальных условий в реверсивный счетчик 22, воздействуя через дешифратор 21 на управляющие входы соответствующих переключателей блока переключателей

24. При этом часть конденсатора 23 общей емкостью См в соответствии с заданным начальным масштабом интегрирования с помощью переключателей блока 24 подсоединяется параллельно интегрирующему конденсатору 5 и вместе с ним заряжается до напряжения, равного напряжению источника 15 за85

4

U dt-ехр() . j U „dtj. (2)

1. ((4 Б ((Если (t-t ) (3:5) R С „то последним членом в выражении (2) можно пренебречь тогда

6 °

По окончании действия импульса

U>4, на первом выходе блока 14 синхронизации с момента времени t ключ 4О

Я

8 замыкается, а двухпозиционный переключатель 10 замыкает вход и выход операционного усилителя 2, при этом напряжение U< на выходе операционного усилителя 2 устанавливается равным 45 нулю, а конденсатор 5 и часть конденсаторов 23 (скоммутированных в со-. ответствии с заданным начальным масштабом) начинают заряжаться с напряжения U входным током i< (фиг.2е) с информационного входа 11 через входной резистор 3 и током i (фиг.2з) разряда интегрирующего конденсатора

6, при этом напряжение на выходе операционного усилителя 1 (фиг. 2к) из- 55 .меняется по закону:

Бм= U, (2) до Пм(= U((2) С2.+05 м 5

14014 дания начальных условий (фиг.2к) . Остальная часть конденсаторов 23 подсоединяется через разрядные резисторы 25 между шиной нулевого потенциа5 ла и инвертирующим входом операционного усилителя 1. Так как разность потенциалов между входами операционного усилителя с отрицательной обратной связью близка к нулю,а неинверти- 1р рующий вход операционного усилителя подключен к шине нулевого потенциала, то и на его инвертирующем входе устанавливается потенциал, близкий к нулевому. Следовательно, оставшаяся часть конденсаторов 23 через резисторы 25 разряжается до нулевого потенциала.

В течение времени действия импульса U на первом выходе блока 14 синхронизации (фиг.2б) коммутация двухпозиционного переключателя 10 приводит к образованию вспомогательного интегратора на элементах 2-4 и 6, при этом напряжение на конденсаторе 25

6 под действием входного сигнала 0 « (фиг.2д) в момент времени t окончания импульса U 4„; с первого выхода блока 14 синхронизации становится равным (фиг.2и)

30 à

j U,„dt, ())

Ъ 6 (( где С вЂ” емкость интегрирующего конб денсатора 6

R — сопротивление входного ре3 зистора 3.

»-"»% (((С,,С„)» "В»" (е

У

1 и»=и„ „(С U ) J "»*dt +

Ъ 5 М

1 С

+ (U dt-С„+„С„JU»„dt, Ъ 5 м где U — напряжение на выходе ис(5 точника задания начальных условий.

Если в процессе интегрирования в момент времени tI выходное напряжение положительной полярности операционного усилителя 1 превысит уровень U, напряжения, поступающе го на второй вход компаратора 26 с первого выхода задатчика 32, или станет меньше U, отрицательного уровня напряжения, поступающего с второго выхода задатчика 32, то на выходе компаратора 26 или соответственно

-компаратора 27 появится напряжение уровня логической единицы и через элемент ИЛИ 30 поступит на вход прямого счета реверсивного счетчика 22, что приведет к увеличению коДа счет чика на единицу и с помощью дешифратора 21 и блока переключателей.24 к подключению параллельно интегрирующему конденсатору 5 другой совокупности конденсаторов 23 с новым значением емкости С,. При этом на вновь подклоченных конденсаторах и оставшихся ранее подключенных заряды перераспределяются в соответствии с их емкостью, а отключенные конденсаторы разряжаются до нулевого уровня через соответствующие разрядные резисторы

25 и переключатели блока 24, заряжая тем самым все конденсаторы, включенные между выходом операционного усилителя 1 и его инвертирующим входом.

Таким образом, весь заряд, который был в конденсаторах до смены масштаба, вновь сосредоточен в конденсаторах, участвующих при интегрировании с новым масштабом. При этом напряжение на выходе операционного усилителя изменяется с

1401 485

15

25

35

45 где U1(2) — напряжение с первого (второго) выхода задатчика 32.

Если при каждой смене масштаба обеспечить одинаковую величину

С,м+С У за счет выбора емкостей коим 5 денсаторов 23 и соответствующих изменений кода дешифратора 21, то масштаб интегрирования интегратора мож" но определить по масштабу первого

1 поддиапазона M в этом слуR С- чае работает только интегрирующий конденсатор 5, как м„=м, q ("- ) Я "

Е,С, Если в процессе интегрирования уровень выходного .напряжения окажется меньше положительного напряжения на третьем выходе задатчика 32, но больше отрицательного напряжения на четвертом выходе задатчика 32, то выходные напряжения компараторов 28 и 29 устанавливают на уровне логической единицы и поступают на первый и второй входы элемента И 31, на третий вход которого приходит инвертированный сигнал нулевого состояния реверсивного счетчика 22. Если в реверсивном счетчике 22 присутствует код, отличный от нулевого, то на втором выходе реверсивного счетчика 22 устанавливается уровень логической единицы, и на выходе элемента И 31 в момент времени t устанавливается также уровень логической единицы, который, .поступая на четвертый вычитающий вход реверсивного счетчика

22, приводит к уменьшению кода его (фиг.2м) на единицу, а следовательно, и к изменению скоммутированной емкости конденсаторов 23, при этом выходное напряжение интегратора возрастает, что соответствует новому диапазону интегрирования с новым кодом масштаба.

Таким образом, к моменту окончания очередного интервала интегрирования и началу последующего на выходе операционного усилителя 1, а следовательно, и на выходе 13 интегратора (фиг.2л) будет напряжение, равное интегралу входного напряжения с учетом масштаба интегрирования, определяемым кодом входа 33 масштаба интегратора и с учетом начальных условий без потери точности при изменении времени интегрирования и без потери входной информации из-за времени, необходимого для установления начальных условий интегратора. Кроме того, на точность интегрирования не влияют, в пределах работоспособности устройства, величины емкости интегрирующего конденсатора 6 сопротивления вспомогательного резистора 4 и уровней выходных напряжений задатчика 32.

Благодаря автоматическому подключению дополнительных конденсаторов 23 параллельно интегрирующему конденсатору 5, расширяется динамический диапазон входных сигналов как по величине так и по длительности интегрирования в несколько раз в зависимости от максимальной емкости масштабных конденсаторов. При этом перегрузки операционного усилителя нет.

Формула изобретения

Интегратор по авт. св. В 1298775, отличающийся тем, что с целью расширения динамического диапазона изменений входных сигналов, в него введены дешифратор, реверсивный счетчик, и дополнительных интегрирующих конденсаторов, блок переключателей, п разрядных резисторов, четыре компаратора, элемент И, элемент

ИЛИ и задатчик опорных напряжений, выходы которого подключены соответственно к первым входам компараторов, вторыми входами соединенных с выходом первого операционного усилителя, вы-. ходы первого и второго компараторов через элемент ИЛИ подключены к входу . прямого счета реверсивного счетчика, вход обратного счета которого соединен с выходом элемента И,первый, второй и третий входы элементы И подключены соответственно к выходам третьего и четвертого компараторов и выходу знакового разряда реверсивного счетчика, установочные входы которого

50 являются входом задания масштаба начальных условий интегратора, а вход управления записью соединен с третьим выходом блока синхронизации, входы дешифратора соединены с выходом кода масштаба интегрирования интегратора и подключены к разрядным выходам реверсивного счетчика, выходы дешифратора подключены к управляющим входам блока переключателей, инфор1401 мационные входы которого через соответствующие дополнительные интегрирующие конденсаторы соединены с инвертирующим входом первого операци5 онного усилителя, выход которого подS 8С

8 ключен к первой группе выходов блока переключателей, вторая группа выходов которого через соответствующие разрядные резисторы соединена с шиной нулевого потенциала.

Й

Цу г 3 и у

А5 к

Составитель С. Белан

Редактор Н.Лазаренко Техред М.Дидык Корректор М.Максииишннец.

Заказ 2787/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР па делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4