Запоминающее устройство с самоконтролем
Изобретение относится к вычислительной технике, в час тности, к запоминающим устройс твам. Цель изобретения - увеличение информационной емкости и повьшение быстродействия устройства. Устройство содержит блок 1 памяти, регистр 2 адреса, бло
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК ()9) (11) А1 (5)) 4 С 11 С 29/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
Н A ВТОРСНОМЪ СВИДЕТЕЛЬСТВУ (21) 4106366/24-24 (22) 18.08.86 (46) 23.07.88. Бюл., М 27 (72) 3.Б.Шейдин, А.Г.Габсалямов и P.À.Ëàøåâñêèé (53) 681.327 (088.8) (56) Авторское свидетельсгво СССР
В 1188784, кл. G 11 С, 29/00, 1984.
Авторское свидетельство СССР
Ф 1297119, кл. С 11 С 29/00, 1985. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С CA110- .
КОНТРОЛЕМ
1 . ° (57} Изобретение относится к вычис— лительной технике, в частности, к запоминающим устройствам. Цель изобретения — увеличение информационной емкости и повышение быстродействия устройства. Устройство содержит блок 1 памяти, регистр 2 адреса, бло-.
1411836
Устройство также содержит второй регистр 46 числа.
Устройство работает следующим образом.
На входы 39-42 поступают соответ- ственно сигналы "Пуск", "Запись", "Считывание" и "Режим". На выходе ..44 устройство вырабатывает сигнал
"Разрешено считывание". Элементы
1р 27-30 задержки формируют управляющие сигналы.
Наличие сигнала "Режим" изменяет работу устройства. Если сигналу "Режим" соответствует "Лог.1", то ис15 пользуются обе половины блока 1. В противном случае вторая половина блока 1 используется для резервирования.
При записи информации в блок 1
20 на входы 45 и 38 устройства поступают соответственно код адреса и код записываемого числа, на вход 39 — сигнал "Пуск" и на вход 40 — сигнал "Запись". Триггер 14 устанавливается сигналом "Пуск" через элемент ИЛИ 17 в состояние, соответствующее подключению первой половины блока 1. При отсутствии сигнала "Режим" триггер
15 через элемент ИЛИ 20 и элемент
30 И 36 устанавливается в положение
"Считывание". Разрешение выдачи сигнала поступает на вход элемента И 36 и элемента ИЛИ 33. При наличии сигнала "Режим" триггер 15 через элементы ИЛИ 21 и И 23 устанавливается в положение "Запись".
I ки 3 ввода информации, каждый из ко-.торых состоит из элементов И 4 и 5 .и элемента ИЛИ 6, первый 7 и второй
46 регистры числа, блоки 8 сравнения, каждый из которых состоит из элемента И 9, элемента И-НЕ 10, элемента ИЛИ 11 и элемента И 12, блок 13 управления, в состав которого входят триггеры 14 и 15, элементы ИЛИ 16-22, элементы И 23-26 элементы 27-30 за, держки. Устройство также содержит
1 блок 31 управления резервированием состоящий из элементов ИЛИ 32 и 33, Изобретение относится к вычисли-! тельной технике, в частности к запо минающим устройствам» !
Цель изобретения — увеличение ин-! формационной емкости и повышение быстродействия устройства.
На чертеже изображена структурная схема запоминающего устройства с самоконтролем.
Устройство содержит блок 1 памяти, регистр 2 адреса, блоки 3 ввода информации, калдый из которых состо ит из элементов И 4 и 5 и элемента
ИЛИ 6, первый регистр.7 числа, блоки ,8 сравнения, калфый из которых со1 стоит из элемента И 9, элемента И-НЕ 10, элемента ИЛИ 11 и элемента
И 12 блок 13 управления,, в состав которого входят первый 14 и второй
15 триггеры, первый 16, второй 17, третий 18, четвертый 19, пятый 20, шестой 21 и седьмой 22 элементы
ИЛИ, первый 23, второй 24, третий 25 и четвертый 26 элементы И, первый 27, второй 28, третий 29 и четвертый 30 элементы задержки. Устройство также содержит блок 31 управления резервированием, в состав которого входят первый 32 и второй 33 элементы ИЛИ, первый 34, второй 35 и третий 36 эле менты И и элемент НЕ 37. Устройство меет информационные входы 38, вход
39 пуска, вход 40 записи, вход 41
Считывания, вход 42 режима работы, Информационные выходы 43, контрольНый выход 44, адресные. входы 45. элементов И 34-36 и элемента НЕ 37
В устройстве используется избыточная по сравнению с необходимой емкость блока 1 памяти при отсутствии дефектов или при наличии дефектов по ограниченному числу адресов за счет введения дополнительных управляющих, сигналов и, кроме этого, в результате введения такого режима работы устройства повышается быстродействие благодаря исключению дополнительных операций чтения и записи в обе половины блока памяти. 1 ил.
1411836
Записываемая информация через элементы И 5 и HJIH 6 блоков 3 ввода информации поступают в регистр 7.
На входе обращения блока 1 че- 5
i рез интервал времени, определяемый элементом задержки 29 и элементом
ИЛИ 18, появляется сигнал "Пуск"..
Информация из регистра 7 через блоки 8 сравнения принимает я в регистр
46 по управляющему сигналу иэ элемента 30 задержки.
При отсутствии сигнала "Режим" информация с выхода триггера 14 через элемент И 35 и элемент ИЛИ 32 по- 15 ступает на старший адресный вход блока 1. На остальные входы поступает информация из регистра 2 адреса. При наличии сигнала "Режим" вся информация из регистра 2 адреса передается на адресные входы блока 1.
В блоках 8 сравнения информация из блока 1 поразрядно суммируется по модулю два с информацией из регистра
7 ° Элемент И 9 при наличии сигнала
"Режим" разрывает передачу информации иэ блока 1 в блоки 8 сравнения.
Сигнал "Конец считывания" с выхода элемента 27 задержки переводит триггер 14 в положение, соответствующее ЗР второй половине блока 1. Триггер 15 устанавливается в положение "Запись".
Информация из регистра 46 при отсутствии сигнала "Режим" записывается во вторую половину блока 1. Сиг- З5 нал "Конец записи" вырабатывается элементом 30 задержки. Триггер 14 устанавливается в положение "Считывание" через элементы ИЛИ 19, 20 и элемент И 36. Сигнал "Пуск" блока 4р
1 вырабатывается через элементы
ИЛИ 16, 18, 19 и элемент 29 задержки. Считывание информации из второй половины блока 1 выполняется аналогично считыванию из первой половины. 45
Далее аналогично записи во вторую половину блока 1 выполняется запись в первую половину.
В режиме "Запись" операции чтения из первой половины блока 1, запись во вторую половину блока 1, чтение из второй половины и запись в первую половину блока 1 выполняются только при отсутствии сигнала "Pell жим, 55
4 В табл. 1 приводятся возможные варианты результата записи информации при отсутствии сигнала "Режим", поступающей на вход 38 в зависимости от состояния блока 1.
Табл. 1 получена в предположении наличия только одного дефекта по двум разрядам одноименных адресов.
Знаком "х" обозначается дефект второй половины блока 1, в остальных случаях предполагается дефект первой половины.
При отсутствии сигнала "Режим" на выкоде 44 сигнал "Разрешено считывание" вырабатывается по сигналу
"Конец записи" на выходе элемента
28 задержки через элементы ИЛИ 19 и 26 после записи в первую половину блока 1. Триггер 14 находится в состоянии, соответствующем первой IIo ловине блока 1.
При наличии сигналов "Режим" и
"Запись" выполняется только одна операция "Запись в блок памяти". Номер половины блока памяти определяется старшим разрядом регистра 2 адреса. На выходе 44 сигнал "Разрешено считывание" вырабатывается по сигналу "Конец записи" на выходе элеМента 28 задержки. Запуск элемента
28 задержки выполняется сигналами
"Запись" на входе 40 устройства и
"Режим" на входе 42 устройства посредством элементов ИЛИ 21 и И 23.
При чтении информации на входы устройства поступает код адреса на вход 45, сигнал "Пуск" — на вход 39, сигнал "Считывание" — на вход 41.
Выполняется чтение из блока 1 аналогично первому чтению при операции
"Запись". Информация из блока 1 поступает в регистр 7 через элементы
И 4 и ИЛИ 6 блока 3 ввода информации и при наличии управляющего сигнала с выхода элемента 30 задержки через элемент И 25 и через блоки 8 сравнения передается в регистр 46.
Сигнал "Конец считывания" с выкода элемента 27 задержки переводит триггер 14 в положение,,соответствующее второй половине блока памяти.
При наличии сигнала "Режим" процесс чтения заканчивается, вырабатывается сигнал 44 "Разрешено считывание" с выхода элемента И 26.
При отсутствии сигнала "Режим" процесс чтения продолжается. Сигнал
"Пуск блока памяти" вырабатывается на выходе элемента 29 задержки.
В регистр 46 принимается результат сравнения информации, считанной
1411836 из второй половины блока 1 памяти, с информацией, хранившейся в регистре 7, через элементы И-НЕ 10, ИЛИ 11 и И 12 блоков 8 сравнения. Сигнал "Разрешено считывание" на выходе 44, устройства вырабатывается через эле мент И 24, 26 и элемент ИЛИ 19.
В табл. 2 приводится результат считывания записанной информации при наличии дефектов, указанных в табл.1.
Сравнение записываемой на входах
38 информации и считываемой на выходах 43 показывает их полную идентич ность, (15
Формула из обретения
Запоминающее устройство с .СаМоконтролем, содержащее блок памяти, 20 первый и второй регистры числа, блоки ввода информации, блоки сравнения, регистр адреса, входы которого являются адресными входами устройства, а выходы разрядов, кроме старшего, 25 соединены с адресными входами блока памяти, кроме старшего, блок управления, содержащий с первого по четвертый элементы задержки, с первого ,по четвертый элементы И, с первого 30 по пятый элементы ИЛИ, первый.и второй триггеры, причем первые входы ! первого, второго и пятого элементов ИЛИ и управляющий вход регистра адреса объединены и являются входом пуска устройства, первый вход перво-! го элемента И и входы разрешения ! ,,записи блоков ввода информации объ,единены и являются входом записи устройства, первые входы второго и 40 третьего элементов И объединены и являются входом считывания устройства, выход третьего элемента И под- . ключен к входам разрешения перезаписи блоков ввода информации, выход 45 первого элемента ИЛИ соединен с первым входом третьего элемента ИЛИ и входом первого элемента задержки, выход которого соединен с вторым входом второго элемента И, с вторым входом третьего элемента ИЛИ и с
50 входом установки в "0" первого триггера, выход которого подключен к второму входу третьего элемента И, выход третьего:элемента ИЛИ через третий элемент задержки подключен к
:входу обращения блока памяти, выход первого элемента И соединен с входом установки в 1 1 второго триггера и через второй элемент задержки — с первым входом четвертого элемента
ИЛИ, второй вход которого подключен к выходу второго элемента И, выход второго триггера подключен к входу записи-считывания блока памяти, выход четвертого элемента ИЛИ соединен с вторыми входами первого и пятого элементов ИЛИ и первым входом четвертого элемента И, выход, которого является контрольным выходом устройства, выход пятого элемента ИЛИ через четвертый элемент задержки подключен к управляющему входу второго регистра числа, к третьему входу третьего элемента И, к второму входу второго элемента ИЛИ, выход которого соединен с входом установки в "1" первого триггера, первые ин-. формационные входы блоков ввода информации являются информационными входами устройства, выходы блоков
1 ввода информации подключены к входам первого регистра числа, выходы которого соединены с первыми информационными входами блоков сравнения, выходы которых подключены к информационным входам второго регистра числа, выходы которого являются информационными выходами устройства и соединены с информационными входами блока памяти, информационные выходы которого соединены с вторыми информационными входами блоков ввода информации и вторыми информационными входами блоков сравнения, о т л ич а ю щ е е с я тем, что, с целью увеличения информационной емкости и повышения быстродействия устройства, в него введены шестой и седьмой элементы ИЛИ и блок управления резервированием, причем первые входы шестого и седьмого элементов ИЛИ и вход кода операции блока управления резервированием объединены и являются входом режима работы устройства, вторые входы шестого и седьмого элементов ИЛИ подключены соответственно к выходу первого элемента задержки и к выходу первого триггера, выходы шестого и седьмого элементов
ИЛИ соединены соответственно с вторыми входами первого и четвертого элементов И, входы разрешения считывания и разрешения записи блока управления резервированием подключены соответственно к входу считывания устройства и выходу пятого элемента
1411836
Таблица 1
Выход бло- Выход блока памяти ка памяти (3-й этап) (4-й этап) 0
О
О
О
О"
О
О
1х
0 о
Таблица 2
Записываемая информация на входах 38
Информация в 1-й половине блоИнформация во 2-й половине блока памяти ка памяти
О
О
О
О
О.
О
О
О
О
О
0
ВНИИПИ Заказ 3661 49,. Тираж 590 Подписное
Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4
ИЛИ,, информационный и адресный входы блока управления резервированием соединены соответственно с выходом первого триггера и старшим разрядом регистра адреса, первый выход блока управления резервированием соединен
Записываемая Выход бло- Выход блоинформация ка памяти ка памяти на входах 38 (1-й этап) (2-й этап) с управляющими входами блоков сравнения, второй и третий выходы блока управления резервированием подключены соответственно к входу установки в "0" второго триггера и старшему адресному входу блока памяти.
1-й этап> 2-й этап, Выход 43 выход вход устройблока 8 блока 8 ства
