Корреляционный дискриминатор времени задержки

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (бв 4 G 06 F l 5/336

/ ,.У

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

Н Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

„Си

x(c)

y(< !

Ую

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4188046/24-24 (22) 16.01.87 (46) 30.07.88. Бкл, N 28 (7i) Научно-производственное объединение космических исследований (72) Г.P.Àâàíåñÿí и A.Ñ.Ñåëåçíåí (53) 68 1.3 (088.8) (56) Авторское свидетельство СССР

И - 1101837, кл . G 06 F 15/336, 1983.

Элдон Д. 64-разрядный коррелятор шаг вперед в области цифровой обработки сигналов. — Электроника, 198 1, Ф 14, с.43. (54) КОРРЕЛЯЦИОННЫЙ ДИСКРИМИНАТОР

ВРЕМЕНИ ЗАДЕРЖКИ (57) Изобретение относится к вычислительной технике. Цель изобретения повьппение точности и расширение функциональных возможностей за счет определения мгновенной задЕржки при ско„„SU„, 1413643 А1 ростях изменения относительной задержки, соизмеримых с быстродействием дискриминатора. При этом предусматривается параллельная запись И битов каждой последовательности и далее, используя записанные N битов задерженной последовательности как исходный полином, формируют по известному рекуррентному правилу записанный фрагмент одноименной длины опережающей последовательности. Число периодов, затраченное на достижение полной побитной идентификации,. определяет искомое время задержки. Дискриминатор содержит регистры 1,2 сдвига, элементы ИСКЛЮЧАЛЦЕЕ ИЛИ-НЕ 3.1-3.п, элемент ИСКЛЮЧАЮШЕЕ ИЛИ 4, элементы И - 3

5-8, многовходовый элемент И 9, элемент ИЛИ 10, триггеры !1, 12, счетчики 13 14, формирователь импульса 15, 1 ил.

1413643

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки M-последовательностей, например, в навигационных приемниках, радиоастрономических устройствах, в цифровых обнаружителях и др.

Цель изобретения — повышение точности и расширение функциональных возможностей за счет определения мгновенной задержки при изменении относительной задержки со скоростью, соизмеримой с быстродействием дискриминатора.

На чертеже приведена структурная схема дискриминатора.

Дискриминатор содержит первый 1и второй 2 регистры сдвига, элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 3.1-3,п, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 4р элементы 5-8,многовходовый элемент И 9, элемент ИЛИ

10, первый 11 и второй 12 триггеры, первый 13 и второй 14 счетчики и формирователь 15 импульса.

Дискриминатор работает следующим образом.

На первый вход X(t) подают М-последовательность, опережающую аналогичную последовательность на входе Y(t), Момент времени, в который вычисляет- 30 ся относительная задержка,, определяется моментом поступления на вход запуска дискриминатора управляющего импульса, по переднему фронту которого обнуляется счетчик 14 и перебрасывается в единичное состояние триггер

12, в результате опрокидывания послед-. него на втором входе элемента И 5 устанавливается высокий уровень и в регистр 2 последовательно заносятся исследуемые биты с входа Y(t), то же самое происходит и в регистре 1 вследствие подачи на его тактовый вход синхроимпульсов с выхода элемента И

6. Одновременно счетчиком 13 ведется счет синхроимпульсов, подаваемых на тактовый вход регистра 1, используемых для записи N битов входного сигнала, в связи с чем после появления

N-ro синхроимпульса на выходе пере50 полнения счетчика 13 появляется положительный перепад напряжений, который возвращает в нулевое состояние триггер 12 и соответственно останавливает доступ и сдвиг информации в реги55 стре 1, переводя его таким образом в режим хранения. Одновременно на прямом выходе триггера 1 устанавливается высокий уровень, разрешая прохождение на счетный вход счетчика f 4 синхролмпульсов, которые на данном этапе выполняют роль счетных импульсов. Счетчик 14 начинает отрабатывать величину мгновенной относительной задержки. Поскольку триггер 12 после

N-го синхроимпульса возвратился в исходное состояние, на вход последовательного заноса информации регистра 2 вместо символов M-последовательности с выхода Y(t) начинает поступать через элементы И 7 и ИЛИ 10 результат поразрядного сложения по модулю два символов псевдослучайной последовательности, уже записанной в регистр

2„ который непрерывно тактируется.

Таким образом, регистр 2 схватывается на некоторое время обратной связью, позволяющей рассматривать его как генератор M-последовательности с образующим полиномом, определенным как фрагмент псевдослучайной последовательности за И тактов. Следствием этого является повторение на разрядных выходах регистра 2 того фрагмента

М-последовательности, который был ранее записан в регистр 2. Причем время, необходимое синтезированному генератору для повторения искомого фрагмента по всей длине регистра, отсчитывается счетчиком 14, а конец интервала отсчета, т.е. прекращение отработки искомого времени, поступает при побитной по длине N разрядов идентификации символов записанной и смоделированной M-последовательно стей., Появившийся скачок напряжения на выходе элемента И 9 преобразуется формирователем 15 импульса в импульс, длительность которого достаточна для обнуления регистров 1 и 2, счетчика

13 и перевода в нулевое состояние триггера 12, в результате чего на счетный вход счетчика 14 прекращается поступление синхроимпульсов, и на еrо разрядных выходах фиксируется код, определяющий искомое время мгно" венной относительной задержки, который обнуляется с приходом следующего импульса запуска.

Формула из обретения

Корреляционный дискриминатор времени задержки, содержащий первый и второй регистры сдвига, группу элементов ИСКЛЮЧАКй1ЕЕ ИЛИ-НЕ, четыре элемента И„ причем информационный вход первого регистра сдвига являет1413643

Составитель В.Орлов

Техред Л.Олийнык Корректор N,Äåì÷èê

Редактор Л.Пчелинская

Заказ 3787/52 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 ся первым информационным входом дис- криминатора, тактовый вход второго регистра сдвига является тактовым входом дискриминатора разрядные выФ

5 ходы первого и второго регистров сдвига соединены соответственно с первыми и вторыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы, отличающийся тем, что, с, целью увеличения точности, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, многовходовый элемент И, два триггера, два счетчика, формирователь импульса, причем выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с соответствующими входами .многовходового элемента И, выход которого соединен с входом формирователя импульса, выход которого соединен . с входами установки в "0" первого и второго регистров сдвига, первого счетчика, первого триггера, первый вход первого элемента И является вторым информационным входом дискримина- >5 тора, второй вход первого элемента

И соединен с прямым выходом второго триггера и первым входом второго элемента И, второй вход которого соеди нен с тактовым входом второго регистра сдвига, а выход второго элемента И соединен с тактовым входом перного регистра сдвига и со счетным входом первого счетчика, stzzop первого элемента И соединен с первым входом элемента ИЛИ, выход которого соединен с информационным входом второго регистра сдвига, второй вход элемента РЛИ соединен с выходом третьего элемента И, первый вход которого соединен с инверсным выходом второго триггера, вход установки в "1"1. которого соединен с входом установки в "0" второго счетчика и является входом запуска дискриминатора, счетный вход второго счетчика соединен с выходом четвертого элемента И, первый вход которого соединен с прямым выходом первого триггера, второй вход четвертого элемента И соединен с тактовым входом дискриминатора, выход переполнения первого счетчика соединен с входом установки в "0" второго триггера и входом установки в "1" первого триггера, второй вход третьего элемента И соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с соответствующими выходами старшкх разрядов второго регистра сдвига, разрядные выходы второго счетчика являются . выходом кода задержки дискриминатора,