Устройство для считывания графической информации

 

Изобретение относится к автоматике , в частности к устройству для считывания графической информации. Цель изобретения состоит в повьшении точности и надежности устройства и достигается путем селекции сигнала считывания на фоне помех, что обеспечивается введением второго интегратора , дифференцирующего элемента, второго порогового элемента, второго формирователя сигналов и элемента И. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК цу 1 G 06 К 11/06

Ъ(..Г1".."" """

) аТ .)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3960354/24-24 (22) 02. 10,85 (46) 23.08.88. Бюл. В 31 (72) П.А.Толстопятов и В.Я.Котлобай (53) 681.327.12(088.8) (56) Авторское свидетельство СССР

Ф 714434, кл. С 06 К 11/06, 1977.

Авторское свидетельство СССР

Р 982040, кл. G 06 К 11/06, 1983. г (54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ

„„30„„1418777 А1 (57) Изобретение относится к автоматике, в частности к устройству для считывания графической информации.

Цель изобретения состоит в повьппении точности и надежности устройства и достигается путем селекции сигнала считывания на фоне помех, что обеспечивается введением второго интегратора, дифференцирующего элемента, второго порогового элемента, второго формирователя сигналов и элемента И.

2 ил.

1418777

Изобретение относится к автоматике и вычислительной технике, в част ности к устройствам для считывания графической информации, и может быть использовано для создания устройств полуавтоматического преобразования графической информации в цифровой код.

Цель изобретения — повышение точности и надежности устройства. 10

На фиг.1 представлена блок-схема устройства, на фиг.2 — временная диаграмма поясняющая его работу.

Устройство содержит планшет 1, коммутаторы 2 и 3 по осям Х и Y бло- 15 ки 4 и 5 формирования парафазных импульсов, генератор 6 частоты, распре, делитель 7 импульсов, съемник 8 коор, динат, усилитель 9, фазочувствительный детектор 10, регистр 11 сдвига, 20 первый интегратор 12, первый порого вый элемент 13, первый формирователь

14 сигнала, элемент 2И-2ИЛИ 15, счетчик 16, триггер 17, второй интегра, тор 18, дифференцирующий элемент 19, второй пороговый элемент 20, второй формирователь 21 и элемент И 22.

Устройство работает следующим образом.

Б соответствии с управляющими сиг- 30 налами распределителя 7 импульсов блок 4 вырабатывает импульсы с высокочастотным заполнением, фаза которого определяется противофазными опорными сигналами, вырабатываемыми генератором 6 частоты. Импульсы возбуждения, пройдя коммутатор 2, подводятся к соответствующим координатным шинам, Одновременно с началом поочередной коммутации шин Х (фиг ° 2R) на выходе 40 распределителя 7 импульсов появляется сигнал, взводящий триггер 17, который с этого момента разрешает прохождение импульсов на счетный вход счетчика 16 через второй вход второго элемента И, входящего в элемент 2И-2ИЛИ 15. Этот

:45 же сигнал устанавливает на управляю". щем входе счетчика 16 разрешение подсчета импульсов. На втором входе первого элемента И, входящего в элемент

2И-2ИЛИ 15, связанном с выходом элемента И 22, в начальный момент устанавливается нулевой уровень, запрещающий прохождение импульсов на вход счетчика 16.

По мере поочередной ко утации 55 шин группа одновременно возбужденных парафазными импульсами шин приближается к съемнику 8 координат, располо( женному в заданной точке на планшете.

На съемнике 8 индуцируется ЭДС полезного сигнала, который, пройдя усилитель 9, детектируется фазочувствительным детектором 10. Форма сигнала на выходе детектора приведена на фиг.2б. Этот ступенчатый сигнал подается на вход интегратора 12, на выходе которого получается результирующий сигнал (фиг.2в), представленный отрезками прямых линий, Тот же сигнал поступает на вход второго интегратора

18, имеющего постоянную времени, сравнимую со временем опроса одной шины. С выхода второго интегратора

18 сигнал, представляющий собой кривую, показанную на фиг.2б.пунктирной линией, поступает на вход дифференцирующего элемента 19 (дифференциато" ра), на инверсном выходе которого получается результирующий сигнал, представленный на фиг.2г. На выходе первого порогового элемента 13 появится часть проинтегрированного сигнала, превысившая установленный поpor 1 (фиг.2д). На выходе второго порогового элемента 20 появится часть продифференцированного сигнала, превысившая установленный порог 2 (фиг.2е). Сигнал на выходе первого формирователя 14 (фиг.2ж) представляет собой единичный логический уровень, который появляется в момент пересечения порогового уровня фронтом проинтегрированного сигнала и исчезает в момент t< пересечения первого порогового уровня спадом проинтегри- рованного сигнала. Сигнал на выходе второго формирователя 21 (фиг,3) представляет собой единичный логический уровень, который появляется в момент пересечения второго порогового уровня фронтом продифференцирован.- ного сигнала и исчезает в момент t пересечения второго порогового уровня спадом продифференцированного сигнала.: На выходе элемента И 22 получается сигнал, представленный на фиг.2и.

В момент t> выходной сигнал элемента И 22 переключает триггер 17 в нулевое состояние и запрещает поступление импульсов на вход счетчика 16 через элемент 2И- ИЛИ 15 и разрешает поступление импульсов другой частоты на вход счетчика 16 через другую половину элемента 2И-2ИЛИ 15.

14187

В момент t прекращается поступление импульсов и на счетчике 16 оказывается зафиксированное число импульсов, пропорциональное заданному временному интервалу, а с выхода счетчика 16 код координаты переписывается в регистр 11 сдвига, с выхода которого он может быть передан в ЭВМ.

Аналогично производится формирова- 1п ние кода координаты У, При применении предлагаемого устройства имеется возможность получить большую точность фиксации координаты путем многократного преобразования координаты Х(У), при этом накопленное число импульсов записывается в регистр 11 и производится деление числа за счет сдвигов в сторону младших разрядов. Усредненное значение координаты передается в ЭВМ.

Введение новых узлов и блоков позволяет существенно повысить точность и надежность съема информации. Повышение точности обусловлено тем, что 25 на выходе порогового элемента 20 длительность сигнала, превышающего второй порог и обусловленного сменой зйака выходного сигнала с дифференци-. атора 19, имеет реально меньшую протяженность во времени (фиг.2е), чем длительность сигнала на выходе порогового элемента 13, график которого изображен на фиг.2д. Повышение надежности обусловлено тем, что на выходе схемы И 22 выходной импульс (фиг,2и) появляется при совпадении момента превышения порога 1 сигналом с первого интегратора 12 и.момента превышения порога 2 сигналом с дифференциа" тора 19, что исключает возможность ложной выдачи информации.

Формула изобретения

Устройство для считывания графи- 45 ческой информации, содержащее планшет, выполненный в виде системы двух взаимно ортогональных координатных шин, подключенных к выходам соответ ствующих коммутаторов, входы кото- 50 рых соединены с информационными выхо77

4.

4 дами соответствующих блоков формирования парафазных импульсов, усилитель, вход которого подключен к выходу съемника координат, а выход соединен с сигнальным входом детектора, вход опорной частоты которого подключен к прямому выходу генератора частоты, а выход соединен с, входом первого интегратора, распределитель импульсов, первый и второй синхронизирующие выходы которого подключены к управляющим входам соответствующих блоков формирования парафазных импульсов, синхронизирующие входы которых соединены с прямым и инверсным выходами генератора частоты, счетчик, счетный вход которого подключен к выходу элемента 2И-ИЛИ, управляющий вход соединен с третьим синхронизирующим выходом распределителя импульсов, а информационный выход подключен к информационному входу регистра сдвига, синхронизирующий вход которого соединен с четвертым синхронизирующим выходом распределителя импульсов, а выход является информационным выходом устройства, триггер, единичный вход которого подключен к третьему синхронизирующему выходу распределителя импульсов, а выход соединен с одним входом элемента 2И-ИЛИ, другие входы которого подключены к пятому и шестому синхронизирующим выходам распределителя импульсов, и последовательно соединенные первый интегратор, вход которого подключен к выходу детектора, первый пороговый элемент и первый формирователь сигналов, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности и надежности устройства, в него введены последовательно соединенные второй интегратор, вход которого подключен к выходу детектора, дифференцирующий элемент, второй пороговый элемент, второй формирователь сигналов и элемент И, другой вход которого подключен к выходу первого формирователя сигналов, а выход соединен с соответствующим входом элемента 2И-ИЛИ и с нулевым входом триггера.

1418777

Фиг. 2

Составитель А.Романов

Редактор Н.Гунько Техред А.Кравчук

Корректор В.Романенко

Заказ 4157;/49

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4