Электронная вычислительная машина

 

Электронная вычислительная машина, содержащая арифметико-логический блок, блок управления данными, блок памяти, блок управления программой, блок управления микропрограммой, информационные выходы которых подключены соответственно к первым пяти входам первого блока элементов ИЛИ, информационные входы соединены с выходами первого блока элементов ИЛИ, выход кодов микрокоманд блока управления микропрограммой соединен с входами микрокоманд арифметико-логического блока, блока управления данными, блока памяти и блока управления программой, выходы элементов программ арифметико-логического блока, блока управления данными, блока управления программой подключены соответственно к первому, второму и третьему входам второго блока элементов ИЛИ, входы элементов программ арифметико-логического блока, блока управления данными, блока управления программой, блока управления микропрограммой подключены к выходу второго блока элементов ИЛИ, адресный выход блока управления данными подключен к адресному входу блока памяти, выход признака условного перехода арифметико-логического блока подключен к первому входу признаков блока управления микропрограммой, отличающийся тем, что, с целью повышения производительности, в нее введены блок умножения-деления, блок обмена параллельным кодом, блок обмена последовательным кодом, блок распределения синхроимпульсов, информационные выходы блока умножения-деления, блока обмена параллельным кодом, блока обмена последовательным кодом подключены соответственно к шестому, седьмому и восьмому входам первого блока элементов ИЛИ, информационные входы блока умножения-деления, блока обмена параллельным кодом и блока обмена последовательным кодом соединены с выходом первого блока элементов ИЛИ, а синхронизирующий вход блока обмена последовательным кодом подключен к входу синхронизации ЭВМ, разрешающий вход блока распределения синхроимпульсов подключен к выходу сигнала запрета блока обмена последовательным кодом, вход синхроимпульсов блока распределения синхроимпульсов подключен к входу синхронизации ЭВМ, выход блока распределения синхроимпульсов соединен с входом синхронизации арифметико-логического блока, блока управления данными, блока памяти, блока управления программой, блока управления микропрограммой, блока умножения-деления и блока обмена параллельным кодом, входы микрокоманд блока умножения-деления, блока обмена параллельным кодом и блока обмена последовательным кодом подключены к выходу кодов микрокоманд блока управления микропрограммой, вход прерывания и вход требования выводов блока управления микропрограммой подключены к первому и второму выходам признаков блока обмена последовательным кодом, внешний информационный вход блока обмена последовательным кодом соединен с входом сопряжения с внешними устройствами ЭВМ, а внешний информационный выход подключен к выходу сопряжения с внешними устройствами ЭВМ, вход элементов программ блока обмена параллельным кодом подключен к выходу второго блока элементов ИЛИ, выходы адреса, входы-выходы данных, выходы сигнала выводов и сигнала ввода блока обмена параллельным кодом подключены соответственно к входу адреса, выходу-входу данных, входу сигнала ввода и входу сигнала вывода внешнего устройства ЭВМ, причем блок умножения-деления содержит семь элементов И, узел управления, с первого по шестой регистры, регистр выдачи данных, коммутатор, сумматор, вход синхронизации блока умножения-деления соединен с первыми входами первого, второго, третьего, четвертого, пятого, шестого и седьмого элементов И, вторые входы которых соединены с входом микрокоманд блока умножения-деления, первый, второй, третий входы узла управления соединены с входом микрокоманд блока умножения-деления, выход первого элемента И подключен к первым тактовым входам первого, второго, четвертого и шестого регистров, выход второго элемента И соединен со вторым тактовым входом четвертого регистра, выход третьего элемента И соединен со вторым тактовым входом шестого регистра, выход четвертого элемента И подключен к первому, второму и третьему тактовым входам регистра выдачи данных, выход пятого элемента И соединен с тактовым входом третьего регистра, выход шестого элемента И соединен со вторым тактовым входом первого регистра, выход седьмого элемента И соединен со вторым, третьим, четвертым тактовыми входами второго регистра и с тактовыми входами пятого регистра, выходы узла управления подключены соответственно к первому и второму входам разрешения записи четвертого регистра, ко входу разрешения записи третьего регистра, к первому, второму и третьему входам разрешения записи регистра выдачи данных, к первому и второму входам разрешения записи первого и шестого регистров, к первому, второму, третьему и четвертому входам разрешения записи второго регистра, к первому, второму, третьему, четвертому и пятому входам разрешения записи пятого регистра, к первому входу признаков блока управления микропрограммой, к первому, второму и третьему управляющим входам коммутатора, к входу сложения + I сумматора, вход первого слагаемого сумматора соединен с выходом коммутатора, вход второго слагаемого сумматора подключен к выходу первого регистра, нулевой разряд которого соединен с четвертым входом узла управления, первый информационный вход четвертого регистра подключен к выходу первого блока элементов ИЛИ и к первым информационным входам первого, второго и шестого регистров, второй информационный вход четвертого регистра подключен к выходу шестого регистра и к первому информационному входу регистра выдачи данных, выход четвертого регистра подключен к первому, второму и третьему информационным входам коммутатора, выходы регистра выдачи данных подключены к информационным выходам блока умножения-деления, нулевой разряд выхода четвертого регистра соединен с шестым входом узла управления, информационный вход третьего регистра подключен к выходу второго регистра, ко второму информационному входу регистра выдачи данных, нулевой, пятнадцатый и дополнительный разряды выхода второго регистра подключены к седьмому входу узла управления, третий информационный вход регистра выдачи данных подключен к выходу пятого регистра и ко второму информационному входу первого регистра, выход сумматора подключен ко второму информационному входу шестого регистра, к первому, второму, третьему, четвертому информационным входам пятого регистра, к пятому информационному входу пятого регистра подключены выход сумматора и нулевой разряд выхода третьего регистра, знаковый и нулевой разряды выхода сумматора подключены к пятому входу узла управления, второй информационный вход второго регистра подключен к выходу третьего регистра и к четырнадцатому и пятнадцатому разрядам выхода сумматора, третий информационный вход второго регистра подключен к выходу третьего регистра, четвертый информационный вход второго регистра подключен к выходу третьего регистра, к нулевому разряду выхода сумматора и к нулевому разряду выхода четвертого регистра, блок обмена параллельным кодом содержит два элемента И, дешифратор управления, регистр адреса внешнего абонента, регистр числа внешнего, регистр данных, коммутатор адреса внешнего абонента, коммутатор выдачи числа внешнего, коммутатор данных, вход синхронизации блока обмена параллельным кодом соединен с первыми входами первого и второго элементов И, вход микрокоманд блока обмена параллельным кодом подключен ко вторым входам первого и второго элементов И, к первому, второму, третьему и четвертому входам дешифратора управления, выходы которого соединены соответственно с входами разрешения записи регистра адреса внешнего абонента, с входом разрешения коммутатора выдачи адреса внешнего абонента, с первым и вторым входом разрешения записи регистра числа внешнего, с управляющим входом коммутатора выдачи числа внешнего, с входом разрешения записи регистра данных, с управляющим входом коммутатора данных, выход первого элемента И соединен с тактовым входом регистра адреса внешнего абонента, с первым и вторым тактовыми входами регистра числа внешнего, выход второго элемента И подключен к тактовому входу регистра данных, вход элементов программ блока обмена параллельным кодом подключен к информационному входу регистра адреса внешнего абонента, вход данных блока обмена параллельным кодом подключен ко второму информационному входу регистра числа внешнего, первый информационный вход которого соединен с выходом коммутатора выдачи числа внешнего и с шиной числа внешнего блока обмена параллельным кодом, выход регистра адреса внешнего абонента подключен к информационному входу коммутатора адреса внешнего абонента, выход регистра числа внешнего подключен к информационному входу коммутатора выдачи числа внешнего и к информационному входу регистра данных, выход которого подключен к информационному входу коммутатора данных, выход которого соединен с седьмым входом первого блока элементов ИЛИ, выход коммутатора адреса подключен к выходу адреса внешнего абонента ЭВМ, блок обмена последовательным кодом содержит четыре элемента И, тринадцать регистров настройки линий, девять коммутаторов, приемные блоки, девять регистров приема информации, схему управления приемом и выдачей информации, регистр данных, мультиплексор адреса памяти буферной, мультиплексор памяти буферной, счетчик адресов, память буферную, дешифратор управления, регистр настройки выхода, две группы элементов И, группу регистров вывода информации, дешифратор адреса, шестнадцать передающих блоков, регистр адреса прерывания, схему сравнения, регистр прерывания, регистр выхода, коммутатор выдачи данных, вход синхронизации блока обмена последовательным кодом соединен с первыми входами первого, второго, третьего и четвертого элементов И, ко вторым входам которых и к первому, второму, третьему и четвертому входам дешифратора управления подключен вход микрокоманд блока обмена последовательным кодом, выход первого элемента И соединен с тактовыми входами регистра данных, регистра настройки выхода, регистра адреса прерывания, выход второго элемента И соединен с тактовыми входами регистров настройки линий и с первыми входами элементов И первой группы, выход третьего элемента И подключен к тактовому входу схемы управления приемом и выдачей информации, с тактовым входом счетчика адресов и регистров прерывания и выхода, выход четвертого элемента И подключен ко входу тактовых импульсов схемы управления приемом и выдачей информации, выход первого блока элементов ИЛИ подключен к информационным входам всех регистров настройки линий, регистру данных, ко второму информационному входу мультиплексора адреса памяти буферной, к информационным входам счетчика адресов, регистра настройки выхода, регистра адреса прерывания, выходы дешифратора управления соединены соответственно с управляющими входами всех регистров настройки линий, с первым и вторым микропрограммными входами схемы управления приемом и выдачей информации, с первым и вторым управляющими входами регистра данных, с информационным входом счетчика адресов, с управляющим входом регистра настройки выхода, регистра адреса прерывания, с первым и вторым управляющим входами коммутатора выдачи данных, выходы первых девяти регистров настройки линий соединены с управляющими входами девяти коммутаторов, первые информационные входы которых соединены с входами сопряжения с внешними устройствами ЭВМ, вторые информационные входы коммутаторов соединены с входами передающих блоков и с выходами сопряжения с внешними устройствами ЭВМ, выходы всех коммутаторов соединены с входами приемных блоков, выходы синхроимпульсов которых подключены к входам синхроимпульсов регистров приема информации и к входу синхроимпульсов схемы управления приемом и выдачей информации, информационные выходы приемных блоков соединены соответственно с информационными входами регистров приема информации, выходы которых соединены с первым информационным входом мультиплексора памяти буферной, ко второму информационному входу которого подключены выходы регистра данных, выход мультиплексора памяти буферной соединен со вторым входом схемы сравнения, с информационным входом памяти буферной и с первым информационным входом мультиплексора адреса памяти буферной, третий информационный вход которого подключен к выходу счетчика адресов и ко входу дешифратора адресов, выход мультиплексора адреса памяти подключен к адресному входу памяти буферной, выход переполнения счетчика адресов подключен к управляющему входу схемы управления приемом и выдачей информации, первый выход которой подключен к выходу запрета блока обмена последовательным кодом, второй выход подключен к управляющему входу регистра выхода, третий выход подключен к первому управляющему входу мультиплексора памяти буферной, четвертый выход подключен ко второму управляющему входу мультиплексора памяти буферной и к первому управляющему входу мультиплексора адреса памяти буферной, пятый выход подключен ко второму управляющему входу мультиплексора адреса памяти буферной и к управляющему входу регистра прерывания, шестой выход соединен с третьим управляющим входом мультиплексора адреса памяти буферной, с управляющим входом счетчика адреса, с первым выходом признака блока обмена последовательным кодом и вторыми входами элементов И первой группы, седьмой и восьмой выходы подключены к управляющим входам памяти буферной, а девятый выход подключен ко вторым управляющим входам регистров вывода информации и к первым входам элементов И второй группы, выход памяти буферной подключен к информационным входам регистров вывода и регистра выхода, третьи входы элементов И первой группы подключены к выходам дешифратора адреса, четвертые входы элементов И первой группы подключены к выходам регистра настройки вывода, выходы элементов И первой группы подключены к первым управляющим входам регистров вывода информации, выходы которых подключены к информационным входам передающих блоков, выходы с десятого по тринадцатый регистров настройки линий подключены к вторым входам элементов И второй группы, выходы которых подключены к управляющим входам передающих блоков, выход регистра адреса прерывания соединен с первым входом схемы сравнения, выход которой подключен к информационному входу регистра прерывания, выход регистра прерывания подключен ко второму выходу признаков блока обмена последовательным кодом, выход выходного регистра подключен к первому и второму информационным входам коммутатора выдачи данных, выход которого подключен к восьмому входу первого блока элементов ИЛИ.