Устройство для контроля параллельного двоичного кода по модулю к

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств обработки дискретной информации. Цель изобретения - сокращение оборудования устройства. Устройство содержит группу блоков 1 сложения по модулю К, сумматор 2 L. J t,, унитарных КОДОВ, блок 3 свертки по модулю К, группу 4 информационных ВХОДОВ устройства, информационный ВЫХОД 5 устройства, группу узлов 6 сложения по модулю К, узел 7 рования унитарных кодов, узел 8 свертки по модулю К, группу сумматоров 9 по модулю два, первую группл многопороговых элементов 10, группу элементов И 11, группу элементов ИЛИ 12, вторую группу многопороговьгх элементов 13. Результат сложения разрядов ВХОДНОГО кода по модулю К в виде унитарного кода с выходов блоков 1 сложения по модулю К группы поступает на ВХОДЫ сумматора 2 унитарных КОДОВ. Результат сложения сворачива-, ется блоком 3 свертки по модулю К, 9 ил. н ут.

СОЮЗ СОВЕТСНИХ, СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Ш4 С 06 Р 11/08

1-1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4101662/24-24 (22) 27,05,86 (46) 23.09.88. Бюл, 35 (72) О.Н.Музыченко (53) 681,3 (088.8)

{56) Авторское свидетельство СССР

Ф 391561, кл. G 06 F 11/08, 1970, Авторское свидетельство СССР

Р 28635?, кл. Г 06 F 11/00, 1969. (54) УСТРОЙСТВО ЛЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО КОДА ПО ЮДУЛЮ К (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств обработки дискретной информации. Цель изобретения— сокращение оборудования устройства.

Устройство содержит группу блоков 1 сложения по модулю К, сумматор 2

ÄÄSUÄÄ 1425676 А1 унитарных кодов, блок 3 свертки по модулю К, группу 4 информационных входов устройства, информационный выход 5 устройства, группу узлов 6 сложения по модулю К, узел 7 суммирования унитарных кодов, узел 8 свертки по модулю К, группу сумматоров

9 по модулю два, первую группу многопороговых элементов 10, группу эле ментов И 11, группу элементов ИЛИ 12, вторую группу многопороговых элементов 13. Результат сложения разрядов входного кода по модулю К в виде унитарного кода с выходов блоков 1 сложения по модулю K группы поступает на входы сумматора 2 унитарных кодов. Результат сложения сворачива-, ется блоком 3 свертки по модулю К.

9 ил.

1425676

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств обработки дис5 кретной информации.

Пелью изобретения является сокращение оборудования устройства.

На фиг.1 приведена функциональная схема устройства для контроля 24разрядного кода по модулю К; на фиг.2 и 3 — функциональные схемы нариантон исполнения узла сложения по модулю К на фиг.4 и 5 — то же, блока сложения по модулю К, на фиг.6-9 — то же, различных многопороговых логических элементов.

Устройство для контроля параллельного двоичного кода по модулю К (фиг.1) содержит группу блоков 1 сло- 2р жения по модулю К, сумматор 2 .уни тарных кодов, блок 3 свертки по модулю К, группу 4 информационных входов устройства, выход 5 устройства, группу узлов 6 сложения по мо- 25

; дулю К, узел 7 суммирования унитар, ных кодов, узел 8 свертки по модулю, К, группу сумматоров 9 по модулю дна, первую группу многопороговых элементов 10, группу элементов И 11, Зр группу элементов ИЛИ 12, вторую группу многопороговых элементов 13.

На фиг.2 и 3 приняты следующие обозначения: группа сумматоров 14

ПО модулю К, первая группа 15 зле- 35 ментов И, первая группа элементов

ИЛИ 6, дне группы многопороговйх элементов 17 и 18, вторая группа элементов И 19, вторая группа элементов ИЛИ 20, группа сумматоров 2 1 4р по модулю два.

Узел 8 свертки по модулю К (фиг.4) содержит группу элементов

И 22 и группу элементов ИЛИ 23.

Устройство для контроля парал- 45

Ф лельного двоичного кода по модулю К работает следующим образом. . При подаче на информационные входы группы 4 устройства контролируемого кода на выходах блоков 1 сложения по модулю К группы формируется унитарный код числа, поступающего на входы блока. При этом учитывается нес каждого разряда контролируемого кода по модулю К.

Сигналы с выходов блоков 1 сло55 жения по модулю К группы поступают на входы сумматора 2 унитарных кодов.

Если в блоке. 1 сложения по модулю К группы (",у х ) mod5 = 1, это

3 значит, что единйчйые сигналы присутствуют на всех выходах блока с номерами 06Ы1. На остальных выходах имеются нулевые сигналы (х — значеJ ние j-го разряда контролируемого кода, подключенного к входу блока 1 сложения по модулю К группы 43

У 1 его вес по модулю К).

Сумматор 2 унитарных кодов складывает входные коды так, что на его выходе формируется унитарный код, имеющий единицы на выходах с весами к

Р (+ (;. ц х )modK), ЕЛ, где К вЂ” колйчество блоков 1 сложения по модулю К в группе.

Блок 3 свертки по модулю К преобразует унитарный код на выходе сумматора 2 в унитарный код, где единицы находятся н разрядах с весами и

И (u; x; ) modK (и - разрядность

1=! контролируемого кода) .

Узел 6 сложения по модулю К (фиг.2 и 3) построен по той же структуре, что и устройство в целом и работает аналогичным образом.

Формула изобретения

Устройство для контроля параллельного дноичного кода по модулю К, содержащее группу блоков сложения по модулю К и блок свертки по модулю К, выход которого является информационным выходом устройства, о т л и ч аю щ е е с я тем, что, с целью сокращения оборудования устройства, оно содержит сумматор унитарных кодов, каждый из блоков сложения по модулю К группы содержит узел свертки по модулю

К, узел суммирования унитарных кодов и группу узлов сложения по модулю К, причем в каждом блоке сложения по модулю К группы информационных выходов узлов сложения по модулю К группы соединены с входами соответствующих слагаемых узла суммирования унитарных кодов, выход результата которого соединен с входом узла свертки о модулю К, группы информационных входов узлов сложения по модулю К группы образуют группу информационных входов блока, выходы узлов свертки по модулю К всех блоков сложения

3 по модулю К группы соединены с входами слагаемых сумматора унитарных кодов, выход результата которого соединен с входом блока свертки по

1425676 4 модулю К, группа информационных входов блоков сложения по,модулю К группы является группой информационных входов устройства.

1425676 б-l

Х13

Х21

xg

6-2 х®

1М хв

Х 7 1 =Я

W=3

МГ

1425676

11

) 425676

Корректор М.Максимишинец

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Редактор Г.Гербер

Заказ 4771/47

Составитель В, Гречнев

Техред А.Кравчук

Устройство для контроля параллельного двоичного кода по модулю к Устройство для контроля параллельного двоичного кода по модулю к Устройство для контроля параллельного двоичного кода по модулю к Устройство для контроля параллельного двоичного кода по модулю к Устройство для контроля параллельного двоичного кода по модулю к Устройство для контроля параллельного двоичного кода по модулю к 

 

Похожие патенты:

Изобретение относится к вычислительной технике и позволяет повысить достоверность результатов выполнения операций и надежность путем придания устройству для вычитания свойств самокоррекции и устойчивости к отказам

Изобретение относится к вычислительной технике и может быть использовано в составе средств защиты от ошибок при обмене информацией, а также в аппаратуре передачи данных

Изобретение относится к вычислительной технике и может быть использовано при цифровой обработке параметров объектов, представленных как случайные величины, искаженные помехами

Изобретение относится к области вычислительной техники и позволяет повысить стабильность выходной информации устройства за счет предотвращения выдачи этой информации до момента завершения рабочего цикла устройства

Изобретение относится к въпис лительной технике и может быть использовано в минии макроЭВМ, работающих в системе остаточных классов ((СОК)

Изобретение относится к вычислительной технике, в частности к полупроводниковым запоминающим устройствам

Изобретение относится к вычислительной технике и предназначено для формирования остатков чисел по модулям F чисел Ферма, которые описываются выражением F 2 + 1, V 2, t О, 1, 2..

Изобретение относится к вычислительной технике и предназначено AI I -Ai I м -- I -Лз I Ояаиааам„а„а„еивоОо Ы 9 10 Оп сываются V 2 для формирования остатков чисел по модулям F чисел Ферма, которые опивыражением F 2 + 1, t О, 1,2..

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических блоков повышенной надежности

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации
Наверх