Устройство для контроля хода программ

 

Изобретение относится к вычислительной технике и может быть использовано как в специализированных, так и в универсальных ЭВМ. Цель изобретения - повышение достоверности контроля. Устройство состоит из регистра 1 адреса текущих команд, блока 2 сравнения, регистра 3 адреса, предыдущих команд, блока 5 памяти 2 ynpaSA.8Md входящих и блока 4 памяти исходящих адресов, элементов И 6, 7, 8 тактового генератора 9, первого и второго сумматоров 10, 11, блока 12 вычитания , блоков 13, 14 памяти суммы и разности адресов5 триггера 15. Непосредственно после изменения адреса на число, отличное от единицы, анализируется тек-,тцин и предыдунщй адреса на допустимость такого перехода и, если такой переход предусмотрен программой , текущий адреС подается на адресную шину ЭВМ, иначе на адресную шину подается адрес вектора прерывания программы восстановления после сбоя. Необходимым условием правильности перехода является принадлежность текущего адреса, предьщущего адреса, суммы и разности текущего и предьщущего адресов соответствующим разрешенным множествам адресов , п которые разрешены переходы. 1 ил. «е (Л

СОЮЗ СОВЕТСНИХ, СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 Г 06 F 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ од

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4181874/24-24 (22) 13.01.87 (46) 23.09. 88. Вюл. У 35 (72) А.С. Кремер, А.Н. Варфоломеев и Б,M.Ðàõèìáåêoâ (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 711573, кл. С 06 F 11/00, 1977.

Авторское свидетельство СССР

Н- 1057949, кл. r, 06 Р 11/26, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ХОДА

ПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано как в специализированных, так и в универсальных ЭВМ. Цель изобретения — повьппение достоверности контроля. Устройство состоит из регистра 1 адреса текущих команд, блока 2 сравнения, регистра 3 адреса, предыдущих -команд, блока 5 памяти, SU 1425684 А1 входящих и блока 4 памяти исходящих адресов, элементов И 6, 7, 8 тактового генератора 9, первого и второго сумматоров 10, 1 1, блока 1? вычитания, блоков 13, 14 памяти суммы и разности адресов, триггера 15. Непосредственно после изменения адреса на число, отличное от единицы, анализируется текущий и предыдущий адреса на допустимость такого перехода и, если такой переход предусмотрен программой. текущий адрес подается на адресную шину ЭВМ, иначе на адресную шину подается адрес вектора прерывания программы восстановления после сбоя. Необходимым условием правильности перехода является принадлежность текущего адреса, предыдущего адреса, суммы и разности текущего и предыдущего адресов соответствующим разрешенным множествам адресов, н которые разрешены переходы.

1 ил.

1425684

Изобретение относится к вычислительной технике и может быть использовано для контроля хода программ как в специализированных, так и в универсальных ЭВМ.

Целью изобретения является повышение достоверности контроля.

На чертеже показана блок-схема предлагаемого устройства, l0

Устройство содержит генератор 1 а реса текущих команд, блок 2 сравнения, регистр 3 адреса предыдущих команд, блок 4 памяти исходящих адресов, блок 5 памяти входящих адре- 15

cd первый 6, второй 7 и третий 8 элементы И, тактовый генератор 9, первый 10 и второй 11 сумматоры, блок 12 вычитания, блок 13 памяти суммы адресов, блок 14 памяти раз- 20 ности адресов и триггер 15.

1 .Устройство работает следующим образом. . С поступлением на первый управля- 25 ющий вход сигнала изменения адреса тактом Т< в регистр 1 адреса текущих команд записывается новый адрес текущей команды, который находится на адресном входе устройства. С вьгхода 30 регистра 1 адрес новой команды подается на первый вход блока 2 сравнения, где происходит сравнение со старым адресом, увеличенным на постоянную величину, равную mary хода программы. Увеличение предыдущего адреса на постоянную величину произВоцится н первом сумматоре 10, на одйн из входов которого подается адрес, а на второй — с второго уп- щ ранляющего входа устройства константа, равная шагу программы. Таким образом, если нет переходов и программа переходит к выполнению следующей команды, значения кодовых кОмбинаций на первом и втором входах блока 2 сравнения равны, в результате чего на выходе блока 2 — "Равно", на втором входе элемента Иб устанавливается сигнал высокого уровня, а на выходе элемента И7 — низкого. Поэтому с приходом такта Т2 на первые входы элементов И импульс появляется толь.ко на выходе первого элемента Иб и

S-входе триггера 15, подтверждая низкий уровень на инверсном выходе последнего и выходе всего устройства (цепи начальной установки не показаны). При наличии перехода в программе новый адрес отличается от предыдущего больше, чем на шаг, поэ-. тому значения кодов на первом и вто- ром входах блока 2 сраннения не.равны и высокий потенциал устанавливается на выходе "Не равно" блока 2, С приходом такта Т высокие уровни совпадают на входах второго элемента И7 и устанавливающий импульс поступает на С-вход триггера 15. Теперь состояние, в которое устанавливается триггер 15, зависит от информации на его D-входе. Если переход разрешенный, по установившемся адресам блоков 4, 5, 13 и 14 памяти прочитываются единицы, поэтому единица присутствует на выходе третьего элемента И8 и D-входе триггера 15. Следовательно, на инверсном вьгходе этого триггера подтверждается низкий уровень, свидетельствующий о нормальном ходе программы.

Если на выходе хотя бы одного из блоков 4, 5, 13 и 14 памяти присутствует ноль, что говорит о непредусмотренном переходе, ноль присутствует на. выходе элемента И8 и Пвходе триггера 15. Поэтому с тактом

Т, поступающим на С-вход триггера

15, в последнем единица устанавливается на инверсном выходе — выходе устройства контроля. По этому сигналу производятся прерывание соответствующего уровня и переход к подпрограмме обработки сбоен.

Однако, если не предпринимать никаких мер при составлении программы, даже при всех единицах на выходах блоков 4, 5, 13 и 14 памяти возможен ложный переход, который не обнаруживается устройством. Это происходит в случае сбоя в той точке программы, когда предыдущая команда является командой перехода к новому набору команд, текущая команда — вход нового набора, но не того, куда указывала предыдущая команда, а, кроме того, в программе есть хотя бы еще дна таких перехода, у одного из которых сумма, а у другого разность между входящими и исходящими адресами совпадают соответственно с суммой и разностью адресов команд при сбое.

Формула изобретения

Устройство для контроля хода программ, содержащее тактовый генератор, з 14 регистр адреса текущих команд, регистр адреса предыдущих команд, блок памяти исходящих адресов, блок памяти входящих адресов, блок сравнения, три элемента И, причем информационный вход и выход регистра адреса текущих команд подключены соответственно к адресному входу устройства и информационному входу. регистра адреса предыдущих команд, вход запуска тактового генератора подключен к входу запуска устройства, первый и второй выходы тактового генератора подключены соответственно к тактовым входам регистра адреса текущих команд и регистра адреса, предыдущих команд, первые входы первого и второго элементов И объединены и подключены к третьему выходу .тактового генератора, первый вход схемы сравнения объединен с адресным входом блока памяти входящих адресов и подключен к выходу регистра адреса текущих команд, адресный вход блока памяти исходящих адресов подключен к выходу регистра адреса предыдущих команд, выходы равенства и неравенства блока сравнения соединены с. вторыми входами соответсвенно первого и второго элементов И, первый и второй входы третьего элемента И соединены соответственно с выходами блока памяти исходящих адресов и блока памяти входящих адресов, о т25684 л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены два сумматора, блок вычитания, блок памяти

5 суммы адресов, блок памяти разности адресов и триггер, причем первый и второй информационные входы первого сумматора соединены соответственно с входом задания шага программы устройства и выходом регистра адреса предыдущих команд, выход результата первого сумматора соединен с вторым входом блока сравнения, выходы первого, второго и третьего элементов

И соединены соответственно с установочным, синхронизирующим и информационным входами триггера, выход которого является выходом результата контроля устройства, первые входы второго сумматора и блока вьгчитания объединены и подключены к вьгходу регистра адреса предыдущих команд, вторые входы второго сумматора и

25 блока вычитания объединены и подключены к выходу регистра адреса текущих команд, выходы второго сумматора и блока вычитания соединены соответственно с адресными входами блока памяти суммы адресов и блока памяти суммы адресов, и блока памяти разности адресов, выходы которых соединены соответственно с третьим и четвертым входами третьего элемента И.

Составитель И.Сафронова

Техред А.Кравчук Корректор М.Максимишинец

Редактор О.йрковецкая

Заказ 4771/47 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4