Устройство сопряжения

 

Изобретение относится к вычислительной технике и может быть использовано при построении систем памяти ЭВМ и информационно-справочных устройств. Целью изобретения является повьшение пропускной способности устройства за счет увеличения числа подключаемых блоков памяти и сокращения аппаратурных затрат . Изобретение позволяет повысить пропускную способность системы памяти для случая разноскоростных входных и выходные потоков данных, а также для потоков различной интенсивности в мрменты пиковых нагрузок со стороны ввода или вывода. 2 нл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) SU(ii) (59 4 G 06 F 13/00

1 . (;E

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4196019/24-24 (22) 16. 02. 87 (46) 23.09.88. Бюл. У 35 (72) А.А.Чудов, А.В.Гриневич и Ю.И.Жевненко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ð 750490, кл. G 06 F 12/00, 1972.

Авторское свидетельство СССР

У 1177818, кл. С 06 Р 13/00, 1984. (54) УСТРОЙСТВО СОПРЯЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении систем памяти ЭВМ и информационно-справочных устройств. Целью изобретения является повышение пропускной способности устройства sa счет увеличения числа подключаемых блоков памяти и:сокращения аппаратурных затрат. Изобретение позволяет повысить пропускную способность системы памяти для случая разноскоростных входных и выходных потоков данных, а также для потоков различной интенсивности в моменты пиковых нагрузок со стороны ввода или вывода. 2 ил.

1425691

Изобретение относится к вычислительной технике и может быть исгьользовано при построении систем ";;.àìÿòè

3BN и информационно-справочных устройств.

Целью изобретения является повышение пропускной споссбности устройства за счет увеличения числа подключаемых блоков памяти и уменьшение аппаратурных затрат.

На фиг. 1 представлена функциональная схема устройства; на фиг.2— временные диаграммы работы устройства.

Устройство сопряжения содержит тактовый вход 1„. вход 2 признака ввода, вход 3 признака конца ввода, информационный вход 4„ выход 5 разрешения ввода, выход 6 разрешения установки признака ввода, вход 7 признака вывода, выход 8 разрешения установки признака вывода, вход 9 признака конца вывода, информационный выход 10 выход 11 разрешения вывода,, первый триггер 12, счетчик i3 адресов ввода, первый элемент

И#4 14, коммутатор 15 адреса, второй триггер 16 счетчик 17 адресов вывода, второй элемент ИЛИ 18, первый элемент И 19, третий элемент ИЛК 20, счетчик 21 занятости, пятый элемент

ИЛИ 22.. третий элемент И 23, второй элемент И 24, четвертый элемент

ИЛИ 25, счетчик 26 выбора блок". памяти вывода,, сумматор 27, преобразо- ватель 28 кода, коммутатор 29 данных, группу 30 блоков памяти, элемент НЕ 31.

Устройство работает следующим образом.

В начальный момент производится установка триггеров 12 и 16, счетчиков 13,, 17, 21, 26 в нулевое состояние (цепи установки не показаны„„

При этом на выходах 5, 6, 8 формируются нулевые уровни, разрешающие обращение к устройству. Установка счетчиков 21 и 26 в нулевое состояние приводит к подаче на входы сумматора 27 нулевых кодов, при этом на первом выходе преобразователя 28 кода, преобразующего двоичный код в унитарныи, формируетсlT единичнъ к сигнал, который устанавливает режим записи в первом блоке 30 памяти во время действия положительных импуль-сов на входе 1 устройства.

Процессы ввода и вывода, управляемые тактовой частотой по входу 1, иллюстрируются временной диаграммой, приведенной на фиг.2. При наличии свободных блоков 30 памяти (на выходе 5 устройства — нулевой потенциал) на информационном входе 4 устанавливается входная информация, а на вход 2 подается стробирующий отрицательный сигнал, длительность которого равна циклу записи данных в блок ЗО памяти. В момент действия стробирующего сигнала признака ввода на входе 2 производится установка триггера 12 в единичное состояние„ при этом на выходе 6 устройства. формируется единичный сигнал, запрещающий смену входной информации и установку следующего стробсигнала признака ввода. Если стробсигнал признака ввода формируется

B началc= или серeдине импульсG за гиси на входе 1(1-й импульс И2) или ао время действия импульсов чтения на входе 1 (2-й импульс И2), то установка триггера 12 в нулевое состояние осуществляется ближайшим отрицательным фро-.òîì тактового импульса, при этом на выходе 6 разрешения установки признака вывода формируется нулевой потенциал, разрешающий изменение информации на входе

4 и установку следующего стробир лошего импульса. на входе 2, а задним фронтом импульса с выхода триггера

12 производится увеличение на единицу содержимого счетчика 13, задающего адрес следующей ячейки первого блока 30 памяти. Если строб-сигнал признака ввода формируется отрицательного перепада на тактовом входе 1 (3-й импульс И2), то установка триггера 12 в нулевое состояние осу-, ществляется отрицательным фронтом тактового импульса, следующего после окончания строб-сигнала признака ввода. Время действия сигнала на входе выборки блоков ЗО памяти определяется длительностью импульсов на входе 1 устройства и на выходе триггера 12 (заштриховано на временной диаграмме) и в любом случае не может быть меньше длительности сигналов признака ввода, определяющих длительность цикла записи. (В .момент окончания цикла записи массива в первый блок 30 памяти на входе 3 формируется сигнал приз-.

1425691

55 нака конца ввода, который увеличивает содержимое счетчика 21 занятости на единицу. Это приводит к тому, что следующий массив данных в циклах ввода записывается во второй блок ЗО памяти, так как единичный сигнал в циклах ввода формируется на втором выходе преобразователя кода. Если длина записываемого массива больше емкости одного блока 30 памяти, то в момент заполнения емкости одного блока ЗО на выходе переполнения счетчика 13 формируется сигнал, который через элемент ИЛИ 20 поступает на вход счетчика 21 и увеличивает его содержимое на единицу.

В случае равенства длины записываемого массива емкости блока ЗО памяти с целью исключения двойного срабатывания счетчика 21 введена блокировка входа 3 за счет формирования нулевого сигнала на выходе элемента

ИЛИ 14, поступающего на второй вход элемента И 19.

Занятие хотя бы одного блока 30 памяти массивом данных характеризуется наличием единичного сигнала на выходе 11 и характеризует необходимость вывода данных из занятого блока 30 памяти.

Процесс вывода данных осуществляется следующим образом. Во время цикла вывода (нулевой сигнал на входе 1) выходы данных блоков 30 памяти через коммутатор 29 подключаются к выходу 10, выходы элемента И 23 заблокированы, поэтому номер блока 30 памяти определяется кодом счетчика

26. После записи массива данных в первый блок 30 памяти на входы преобразователя 28 кода в циклах вывода поступает нулевой код, т.е. вывод осуществляется из первого блока

30 памяти. Процесс вывода аналогичен процессу ввода (фиг.2). В момент поступления сигнала на вход 7 осуществляется установка триггера 16 в единичное состояние, при этом данные из читаемой ячейки стробируются сигналом И 7 и поступают на выход 10. Если признак вывода И 7 поступает в середине цикла вывода (или ввода), то сброс триггера 16 осуществляется задним фронтом сигнала вывода (1-й импульс И 7), если признак вывода поступает в момент изменения режима (2-й импульс И 7), то сброс триггера 16 осуществляется

35 !

45 задним фронтом сигнала И 31, следующим после окончания сигнала И 7.

Задним фронтом сигнала И 16 содержимое счетчика 17, задающего адрес ячейки вывода блока ЗО памяти, изменяется на единицу. Наличие единичного сигнала на выходе 8 служит запретом установки следующего сигнала признака вывода на входе 7.

В момент окончания вывода данных из блока ЗО памяти на вход 9 поступает сигнал, увеличивающий содержимое счетчика 26 и уменьшающий содержимое счетчика 21 на единицу. Это означает, что чтение следующего массива производится из следующего блока ЗО памяти. Если длина выводимого массива больше емкости одного блока ЗО, то в момент переполнения емкости счетчика 17 на выходе переполнения данного счетчика сформируется сигнал, который изменит содержимое счетчиков 21 и 26.

Если все блоки 30 памяти заняты, то на выходе переполнения счетчика

21 (выход 5 устройства) сформируется сигнал, который запретит ввод очередного массива данных, пока не освободится хотя бы один блок 30 памяти. Емкость счетчика 26 равна числу блоков ЗО памяти. После чтения массива данных из последнего блока 30 осуществляется обнуление счетчика 26, т.е. чтение следующего массива данных осуществляется из первого блока ЗО памяти.

Сумматор 27 выполняется следующим образом. Если число блоков 30 памяти кратно степени 2, то сумматор 27 является сумматором по модулю 2. В общем случае модуль суммирования определяется числом блоков памяти ЗО. Например, для десяти блоков ЗО сумматор 27 является сумматором по модулю 10, т.е. десятичным сумматором.

Формула изобретения

Устройство сопряжения, содержащее группу блоков памяти, коммутатор данных, коммутатор адреса, счетчик. выбора блока памяти вывода, три элемента И, причем информационный вход/ выход коммутатора данных соединен с информационными входами/выходами блоков памяти группы, выход коммутатора данных является информационным

142")б91 выходом устройства, выход коммутатора адреса соединен с «пресными входами блоков памяти группы, о т л ич а ю щ е е с я тем, что, с целью повышения пропускной способности устройства за счет увеличения числа подключаемых блоков памяти и сокра, щения аппаратурных затрат, в него

, введены пять элементов ИЛИ, два

: триггера, сумматор, преобразователь ! кода, элемент HE счетчик адресов ввода, счетчик адресов вывода и счетчик занятости„ причем первый вход

1 первого элемента И является входом признака конца вввода устройства, ( второй вход первого элемента И соединен с выходом первого элемента

ИЛИ, входы которого соединены с выходами счетчика адреса ввода и с ,разрядами входа первого направления ! коммутатора адреса. разряды входа второго направления которого соединены с выходами счетчика адреса вы-! вода и с входами второго элемента ИЛИ, выход которого соединен с первым входом второго элемента И, вто-!, рой вход которого является входом

:признака конца вывода устройства, :,выход первого элемента И соединен с

;первым входом третьего элемента ИЛИ, .,второй вход которого соединен с вы-! ;ходом переполнения счетчика адреса ,ввода, счетный вход которого соединен с первым входом третьего эле;мента И, с выходом разрешения ус .тановки признака ввода устройства и с выходом первого триггера, вход установки которого является входом . признака ввода устройства, вход сброса первого триггера соединен с выходом элемента HE вход которого соединен с входом сброса второго триггера, с тактовым входом устройства, с входом угравления коммутатоРа адреса, с вторым входом третьего элемента И, с входами записи/чтения блоков памяти группы и с управляющим входом комму-татора данных, информационный вход которого является

PO информационным входом устройства, выход второго элемента И соединен с первым входом четвертого элемента

ИЛИ, второй вход которого соединен с выходом переполнения счетчика адреса вывода, счетный вход которого соединен с выходом разрешения установки признака вывода устройства и с выходом второго триггера, счетный вход которого является входом

20 признака вывода устройства, информационный вход второго триггера соединен с выходом разрешения вывода устройства и с выходом пятого элемента ИЛИ, вход которого соединен

25 с третьим входом третьего элемента

И и с выходом счетчика занятости, вычитающий вход которого соединен с выходом четвертого элемента ИЛИ и со счетным входом счетчика выбора

gg блока памяти вывода, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом третьего элемента И, выход третьего элемента ИЛИ соединен с суммирующим входом счетчика занятости, выход переполнения которого является выходом разрешения ввода устройства, выход сумматора соединен с входом преобразователя кодов вы) ходы которого соединены с входами выборки блока соответствующих блоков памяти группы.

1425691

8ый7

Редактор Н.Гунько

Заказ 4772/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

ЙЗ7

ВыУпУ

И2

Н1

Н7 ин Г

Составитель И.Андреев

Техред М.Ходанич Корректор В.Бутяга