Устройство для вычисления скользящего спектра

 

(51)4 С 06 F 15 332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

r. * "-« р «fg,Х ВТ «ф СОЮЗ СОВЕТСИИХ + ) г

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4204744/24-24 (22) 02.03.87 (46) 30.09.88. Бюл. Ф 36 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Ю.С.Каневский, Н.Е.Куц, Л.М.Логинова и Ф.В.Самофалова (53) 681.32(088.8} (56) Авторское свидетельство СССР

К - 1027733, кл. G 06 F 15/332, 1983.

Измерительная техника, 1981, йе 7, с. 22. (54) УСТРОЙСТВО ДЛЯ ВЬИИСЛЕНИЯ СКОЛЬЗЯШЕГО СПЕКТРА (57) Изобретение относится к вычислительной технике, предназначено для вычисления скользящего спектра сигна- лов и может быть использовано в анализаторах спектра, работающих в ре„„SU „„1427386 А 1 альном масштабе времени, при цифровой обработке сейсмических и других сигналов. Цель изобретения — повьппение точности. Поставленная цель достигается за счет того, что в состав устройства входят информационный вход 1, регистры 2, 3, вычитатель 4, регистр

5, блок памяти 6, умножитель 7, блок 8 постоянной памяти, блок синхронизации 9, информационный выход 10, регистр 11, сумматор 12, регистр 13, вход 14 задания режима, элемент

И 15, тактовый вход 16, выходы 17-23 блока синхронизации, которьп содержит генератор 24 тактовых импульсов, регистр 25, счетчик тактов 26, счетчик операций 27, дешифратор.28, элемент ф

ИЛИ 29, узел постоянной памяти 30, сумматор 31, элемент И 32. 1 з.п. ф-лы, 1 ил. (::

1427386 где Т

sin vÄat

cos ы dt о <ц 0sin(d0Ж cos u pt о

8 ln 1 о 0 t

cos iы at — -.— ——

1ю0sini4)oat cosi(volt

1 0

0 0 т

Изобретение относится к вычислительной технике, предназначено для вычисления скользящего спектра сигналов и может быть использовано в ана5 лизаторах спектра, работающих в реальном масштабе времени при цифровой обработке сейсмических и других сигналов.

Целью изобретения является повыше- 10 ние точности (оценки спектральных составляющих сигнала) устройства.

На чертеже изображена структурная схема устройства.

Устройство содержит информационный вход 1, регистр 2, регистр 3, вычитатель 4, регистр 5, блок 6 памяти, умножитель 7, блок 8 постоянной памяти, блок 9 синхронизации, информационный выход 10 устройства. 20 регистр 11, сумматор 12, регистр 13„ вход 14 задания режима устройства, элемент И 15, тактовый вход 16, выходы 17-23 блока 9 синхронизации, который содержит генератор 24 тактовых 25 импульсов, регистр 25,счетчик 27 тактов, счетчик 27 операций, дешифратор

28, элемент ИЛИ 29, узел 30 постоянной памяти, сумматор 31, элемент

И 32. 30

Устройство работает следующим образом.

Пусть на входе 1 устройства поступают отсчеты частотно-ограниченного периодического сигнала вида: переходная матрица размерности

2(N+1)x2(N+1),,в которой

2п

ы,= --, Dt, интервал дискретит 55 зации, С = C g 1yg21 ФВ2ф 1 Ф0 3

2N+2 — мерный вектор коэффициентов усиления, элементы которого предварительно рассчитываются, и 20t . П 270t

dî+ ((cos + p

Т Т период сигнала у(Т); номер наивысшей гармоники, представленной в у();

40, „., р„- коэффициенты Фурье, играющие ту же роль, что и действительная и мнимая части при комплексном представлении преобразования

Фурье.

Выражение для вычисления коэффициентов Фурье имеет вид: х(К+1)= Ф„(К)+С(у(К)-с х(К)) = Ф„(К)+

+0(у(K) — (К)), (К) = с х(K), где у(К) — к-й отсчет входного сигнала y(t), 2 Т Р (К) 2 20 х(К)= (К) «Т — ° 2(К) Т 2(К)

М270 ... u (K), — -P„(K)„d 01- 2N+2 — мер1 ный вектор- оценки спектральных составляющих, элементами которого являются коэффициенты Фурье а,(К),p,(К)... ...ds i = (1 N) образующие мгновенный спектр сигналов для к-го шага дискретизации входного сигнала y(t)

2 0 х(К+1) =Ed, (К+1) --- p, (I +1),..., е(„(К+1), N 20р (К+1), d (К+1), 03- 2N+2 — мери. ныи вектор оценки спектральных состав" ляющих на К-м шаге, sinN Ы,0t

cosN ы at — — — —

0 NEd

»Nu, sinN,atcosNv, t

С - 11010... 103 — 2 (N+1) — мерный вектор измерения; т — индекс транспонирования, 2м! фК) =с (х(К)} = X х; (К), g =2i-1, 1,2,...В+1. з 1427386

Базовая операция рекурсивного алго- в 00...0, в регистр 3 записан входритма ДПФ определена как сумма про- ной отсчет у (К+1), в блоке 6 памяизведений блока матрицы Ф ти последовательно записаны ревульз п ы,at

cos ды at о

-ы з1п iv dt cos 1сг dt

0 о е

10 на соответствующие элементы вектора (x(K)j — х ;(К), х ;„(K) и величины рассогласования (у .(К) — p(K) 3 на коэффициенты усиления g „вектора G.

Обозначим cos 1Ы,st = а;, i(d, sin i,At = d;.

s in 1 и „с1

1. (u

Базовые операции рекурсивного алгоритма ДПФ, кроме последней имеют вид п2

x;«(K+1)= — — р„= d,.х, (К) +

+ а., х; (К) + g; (у(К) — . (К)); i = 2,4,6, ...,2N, n = i/2.

Последняя базовая операция, определяющая значения постоянной составляющей в сигнале, имеет вид

x„. (К+1) = d (К)=1 х(1 )+О x„„(K) +

+g(Äfy (K) - у(К)1, 40

x >„2 (K+ 1)=0=0.х> (К) + 0},<(K) +

+ О Г y(K) -у(К)) (определение постоянной составляющей 45

d, (K) приведено к виду, аналогичному базовой операции рекурсивного алгоритма ДПФ).

Рассмотрим работу устройства при определении 2N+1 коэффициентов Фурье (М вЂ” коэффициентов ;, N коэффициентов р и один коэффициент d ) при поступлении (К+1)-го входного отсчета, т.е. выполнение (К+1)-й итерации.

В исходном состоянии, которое принимаем за 1 такт работы устройства, счетчик 26 тактов находится в состоянии 000, счетчик 27 операций х; (K+1) = („=а.,х. (K)+b;x;„(K)+g1(y(K)—

-|I(K) j, i = 1,3,5,...,...,2N-1, n = (i+1) /2, таты выполнения K-и итерации, а именно элементы вектора состояний (х(К)), в регистр 25 записан адрес считывания данного х,(K)A х (К)=00...00, из блока 6 памяти считывается oneранд х,(К) (на управляющем выходе 19— код 1? и поступает на вход умножителя 7, на выходе управления 23 код О, в регистр 5 записан код разности (у(К) — p(К)J из блока памяти 8 (весовых коэффициентов) считывается коэффициент а,, из узла 30 постоянной памяти считывается код 01, в сумматоре 31 выполняется суммирование кода, записанного в регистре 25,-00...0 и кода, поступающего с выхода узла 30 постоянной памяти, на входе регистра 25 присутствует код 00...01, который в последующем такте является адресом считывания А,„„ х (K).

Во втором такте состояние счетчика 26 тактов — 001, счетчика 27 операций — 00...00, из узла 30 постоянной памяти на вход управления сумматором 31 поступает код 1, на два младших разряда сумматора 31 — код 10, в сумматоре 31 вычисляется адрес

000..0100...10=11...11=A,,x„ (К), который является адресом записи по— следнего результата К-й итерации, в регистр 25 синхроимпульсом принимается адрес А „ х,(К)=00...01, на входе 19 — код 1, и из блока 6 памяти выполняется считывание х -(К), а, и х „(К), принимаются синхроимпульсом в умножитель 7, в котором вычисляется произведение а,.х „(К) и поступает через сумматор 12 (на управляющем выходе 18-1) на вход регистра 13, в регистр 11 передним фронтом управляющего сигнала на выходе 18 выполняется прием х „(К), сформирован. ного в предыдущем такте на входе регистра 11, из блока 8 по адресу 00...

01 считывается коэффициент b„ .

В третьем такте состояние счетчи.— ка 26 тактов — 010, счетчика 27 операций — 00...00, из узла 30 постоянной памяти на вход управления сумматором 31 поступает код О, на два младших разряда сумматора 31-01, в сумматоре 31 вычисляется адрес 11..

i1 + 00...01 = 00...00, который являeYñÿ адресом считывания А „„Tx (К)р в регистр 25 принимается адрес

I 427386

9- блок 6 тоРом вычи лнетсЯ

2М исы х 2 (К) по ад- х,(К)

) Ь; ринимаются постУпает на вход р 7 о ром вычисляве ение х (К)Ь,, в су торе 12 выполняется суммирование со- В этом такте в вычитателе 4 вычис держимого регистра 13 — а,х,(К) и ляется l y(K+1)-х,(К+1)) и в конце пярезультата умножения Ь„х (К), на уп- того такта, положительным перепадом равляющем выходе 23-1, который раэ- )p управляющего сигнала на выходе 20 решает прохождение величины (у(К)— этот результат записывается в реy(K)) на вход умножителя 7, из бло- гистр 3 (на управляющем входе 21-1). ка 8 на вход умножителя 7 поступает В шестом такте состояние счетчикоэффициент ка 26 тактов — 101, счетчика 27 oneВ четвертом такте состояние счет- 15 раций — 00...00, из узла 30 посточика 26 тактов — 011, счетчика 27 one янной памяти на вход управления сумраций — 00...00, из узла 30 постоян- матора 31 поступает код О, на два ной памяти на вход управления сумма- младших разряда сумматора 31-10, в тором 31 поступает код О, на два сумматоре 31 вычисляется адрес 00... младших разряда сумматора 31-01, в 20 00+00...10=10..10, который является сумматоре 31 вычисляется адрес 00... адресом считывания A х (К), в ре00+00...01.†.00...01, который является гистр 25 принимается адрес A õ,(К+1) —-адресом А,„„ х /К), в регистр 25 при- = 00...00, на выходе — 19-0, и в нимается адрес А,„„,х,(K) = 00...000, блок б памяти записывается содержина выходе 19-1, и из блока 6 памяти 25 мое регистра 11 — х,(К+1), на выходе считывается данное х „(К), которое 23-1, и величина(у(К) — y(K)3 поступоступает на вход умножителя 7, на пает на вход умножителя 7, операнды выходе управления 23-0, результат х (К) и а, принимаются в умножи— суммирования в сумматоре 12 х,(К) х тель 7, произведение х,(К) .d — в ре— х a,+ Ь„х (К) записан в регистр 13, 30 гистр 13, в сумматоре 12 (управляющий (у (К) — y(K)) и g,ïðèíèìàþòeÿ в ум- выход 18 — 0) вычисляется х,(К)d„+ ножитель 7, в котором вычисляется + х (К)аг из блока 8 памяти поступапроизведение g„(у(К) — у(К)), в сум- ет коэффициент маторе 12 вычисляется х,(К)а, + В седьмом такте состояние счетчи+ x <(K)b, g,(у(К) — (К)1 и поступа- Зб ка 26 тактов — 000, счетчика 27 опеет на вход регистров 13 и 11, иэ раций — 00...01, из узла 30 постоянблока 8 памяти на вход умножителя 7 ной памяти считывается код О на уппоступает коэффициент d » на выходе равляющий вход сумматора 31, на млад23-0. шие разряды — код 01 и работа анаВ пятом такте состояние счетчика 40 логична первому такту работы устрой26 тактов — 100, счетчика 27 опера- ства. В регистр 25 записывается адрес ций — 00...00, из узла 30 постоянной А,„„ х (К), из блока 6 памяти считывапамяти на вход управления суммато- ется операнд x>(K), в умножитель 7 ра 31 поступает код 1, на два млад- принимаются g и (у(К) — у(К)}, в ших разряда сумматора 31-01, в сум- 4В. сумматоре 12 вычисляется х,(K)d,+ маторе 31 вычисляется адресс 00...01- + х 1(К)а,+g (у(К) — у(К)) и поступа-00...01 = 000...00, который является ет на входы регистров 11 и 13. в следующем такте адресом записи В восьмом такте работа устройства

А х„(К+1), в регистр 25 принимается аналогична второму такту. В регистр 11 адрес А „»x (K) = 00...01, на выходе В0 принимается х (К+1), из блока 6 памя—

19-1, и иэ блока 6 памяти считыва- :ти считывается х (К) по адресу ется данное х (К), которое поступает А,„„, х (К) = 00...00, в умножителе ? на вход умножителя 7, на выходе уп- вычисляется произведение х (К) а и, равления 23-0, результат суммирова- пройдя через сумматор 12, поступает ния в сумматоре 12 x,(Ê)à „ +,x<(K)bÄ+ 55 на входы регистров 13,11 из блока 8

+ g (у(К) (К)1 = х „(k+1) записывает- считывается Ъ . ся в регистры 11 и 13 (на выходе В девятом такте работа устройства

18-1), операнды х,(К), d принимаются аналогична третьему такту. В блок 6 синхроимпульсом в умножитель 7, в ко- памяти записывается х 1(К+ 1) по адре7 1427386

cy A x (K+1) =00...01, в умножителе 7 вычисляется произведение х (К) Ь, на сумматоре 12 — х (К)Ь +х,(К)а,,из регистра 5 операнд (у(К) — )(K)3 поступает на вход умножителя 7, иэ блока 8 памяти считывается

Далее работа устройства аналогична.

В течение выполнения итерации на информационный вход устройства поступает отсчет у(К+2) и, если на входе 14 присутствует "1", синхроимпульс приема входного данного, поступающий по входу 16, запишет (К+2) в регистр 2.

После выполнения (N+!)-й базовой операции сигнал переполнения с выхода счетчика 27 операций запишет в регистр 5 вычисленную разность 20

Lr Y(K+1) f(K+1)3 а с помощью нулевого значения на управляющем выходе 2! и синхросигнала на выходе 20, значение

y(K+2) запишется в регистр 3, и вычисление коэффициентов фурье на К+2 25 шаге для скользящего спектра повторяется.

Если требуется устранить ошибки, вызванные усечением или округлением вычислений при получении элементов 30 вектора Гх(К+1)), необходимо выполнять повторное вычисление вектора (х(К+!)) согласно выражению (1), в котором в качестве исходного вектора состояний х(К) взят вычисленный вектор Px(K+t)g, а значение входного отсчета не изменяется.

Таким образом, если на входе 14 присутствует нулевой уровень, то запрещается запись следующего входно- 40 го отсчета у(К+2) в регистр 2, в регистр 3 выполняется повторная запись у(К+1) из регистра 2, в регистр 5 записывается разность (y(K+1)-f(K+1)1 и вычисления повторяются согласно указанной работе устройства. В регист- ре 3 вычисляется разность (К+1)-(K+2), которая в следующей итерации участвует в коррекции вектора состояний

К+2.

Формула изобретения

1. Устройство для вычисления скользящего спектра, содержащее умножитель, сумматор, вычитатель, первый регистр, блок памяти, блок синхрони— эации и блок постоянной памяти, выход которого подключен к первому информационному входу умножителя, выход которого подключен к первому информационному входу сумматора, выход которого подключен к информационному входу первого регистра, выход которого является информационным выходом устройства и подключен к информационному входу блока памяти, выход которого подключен к второму информационному входу умножителя, первый выход блока синхронизации подключен к входу синхронизации умножителя, вход синхронизации сумматора соединен с входом синхронизации первого регистра и подключен к второму выходу блока синхронизации, третий выход которого подключен к входу управления эаписьюСчитыванием блока памяти, адресные входы которого подключены к выходам первой группы блока синхронизации, выходы второй группы которого подключены к адресным входам блока постоянной памяти, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности вычислений, в него введены второй, третий, четвертый и пятый регистрь1 и элемент И, выход которого подключен к входу синхронизации второго регистра, выход которого подключен к первому информационному входу третьего регистра, выход которого соединен с выходом четвертого регистра и подключен к первому входу вычитателя, выход которого подключен к второму информационному входу третьего регистра, выход первого регистра подключен к второму входу вычитателя, выход блока памяти подключен к информационному входу четвертого регистра, выход сумматора подключен к информационному входу пятого регистра, выход которого подключен к второму информационному входу сумматора, вход синхронизации пятого регистра подключен к первому выходу блока синхронизации, четвертый выход которого подключен к входу синхронизации третьего регистра, вход разрешения приема которого подключен к пятому выходу блока синхронизации, шестой и седьмой выходы которого подключены соответветственно к входу синхронизации и входу разрешения приема четвертого регистра, информационный вход второго регистра является информационным входом устройства, входом задания режима и тактовым входом которого явСоставитель А.Баранов

Техред N.Õoäàíè÷ Корректор И.Иуска

Редактор О.Спесивых

Тираж 704

Заказ 5979

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

9 14273 ляются соответственно первый и второй входы элемента И.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок синхронизации содержит регистр, сумматор, элемент И, элемент ИЛИ, дешифратор, узел постоянной памяти, счетчик операций, счетчик тактов и генератор такТОВЫХ ИМПУЛЬСОВ, ВЫХОД KOTOPOI O ЯВЛЯ ется первым выходом блока и подключен к счетному входу счетчика тактов, информационный выход которого подключен к адресному входу узла постоянной па- 15 мяти, первый и второй выходы которого являются соответственно вторым,и третьим выходами блока, четвертым выходом которого является выход элемента И, первый вход которого подклю- 2р чен к третьему выходу узла постоянной памяти, четвертый выход которого подключен к первому входу элемента ИЛИ, выход которого является пятым выходом блока, выход переноса счетчика тактов 25 подключен к счетному входу счетчи86 о ка операций, выход переноса которого подключен к второму входу элемента И и является шестым выходом блока, седьмым выходом которого является пятый выход узла постоянной памяти, шестой выход которого подключен к входу синхронизации сумматора, выход которого подключен к информационному входу регистра, выходы разрядов которого являются выходами первой группы блока и подключены к входу первого слагаемого сумматора, входы первого и второго разрядов второго слагаемого подключены соответственно к седьмому и восьмому выходам узла постоянной памяти, входы старших разрядов, начиная с третьего, второго слагаемого сумматора соединены между собой и подключены к входу логического нуля, информационные выходы разрядов счетчика операций являются выходами второй группы блока и подключены к входу дешифратора, выход которого подключен к Второму входу элемента ИЛИ.