Устройство для формирования сигнала прерывания

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах прерывания вычислительных систем, в том числе в управляющих вычислительных машинах и комплексах. Целью изобретения являетсй повышение быстродействия устройства путем сокращения времени реакции. Устройство содержит, шесть триггеров, три регистра сдвига, два мажоритарных, элемента, четыре мультиплексора,, десять элементов И, два регистра и схему сравнения. В устройстве происходят совмещение во времени поиска следующего запросного входа, содержащего запрос, с вьщачей объекту общего запроса прерывания и установка ограничения на число опрашиваемых запросных входов, упрощение процедуры сброса общеро запроса прерьшания и процедуры начального сброса устройства. Кроме того, в устройстве применяется внешняя маска прерывания параллельно с внутренней маской jg прерьшания и указывается неисправная зона первого блока памяти в режиме самоконтроля. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОИИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sg 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

" М

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHH (21) 4232094/24-24 (22) 20.04.87 (46) 23.10.88. Бюл. У 39 (72) М.Г.Кулаков (53) 681.325 (088.8). (56) Авторское свидетельство СССР

N 1112365, кл. G 06 F 9/46, 1982.

Авторское свидетельство СССР

II» 1241242, кл. G 06 F 9/46, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

СИГНАЛА ПРЕРЫВАНИЯ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в системах прерывания вычислительных систем, в том числе в управляющих вычислйтельных машинах и комплексах. Целью изобретения является повышение быстродействия устройства путем сокращения

„„SU,» 1432522 Д 1 времени реакции. Устройство содержит. шесть триггеров, три регистра сдвига, два мажоритарных элемента, четыре мультиплексора,. десять элементов И, два регистра и схему сравнения. В устройстве происходят совмещение во времени поиска следующего запросного входа, содержащего запрос, с выдачей объекту общего запроса прерывания и установка ограничения на число опраl шиваемых запросных входов, упрощение процедуры сброса общего запроса прерывания и процедуры начального с6роса устройства. Кроме того, в устройстве применяется внешняя маска прерывания параллельно с внутренней маской щ прерывания и указывается неисправная зона первого блока памяти в режиме самоконтроля. 1 нл.

1432522

Изобретение относится к области цифровой вычислительной техники и может быть использовано в системах прерывания вычислительнык систем, в том числе в управляющих вычислительных машинах и комплексах.

Цель изобретения — повышение быстродействия устройства.

На чертеже приведена структурная схема устройства.

Устройство содержит тактовый вход

1 устройства, вход 2 сброса запроса прерывания устройства, вход З,начального сброса устройства, группу входов 15

4 данных устройства, группу запросных входов 5-7 устройства, вход 8 блокировки устройства, вход 9 запрета прерывания устройства, вход 10 режима устройства, элемент И 11, генератор

12 импульсов, счетчик 13, элемент И

14, элемент И 15, регистр 16 сдвига, элемент И-НЕ 17, мультиплексор 18, дешифратор 19, элементы И 20-22 группы, ИЛИ 23, счетчик 24, элемент НЕ 25,25 мультиплексор 26, элемент И 27, элемент И 28, триггер 29, блок памяти

30, элемент И 31, регистр 32 сдвига, мажоритарный элемент 33, блок 34 памяти, элемент И 35, элементы 36 и 37 сложения по модулю два, триггеры 3841, параллельный .регистр 42, схему

43 сравнения, элемент И 44, триггер

45, регистр 46 сдвига, мажоритарный элемент 47, элемент И 48, мультиплексор 49, регистр 50> мультиплексор 51, 35 элемент И 52, выход 53 признака устройства, тактовый выход 54 устройства, группы адресных выходов 55 и 56 устройства, выход 57 разрешения устройства, сигнальный выход 58 устройства, группу кодовых выходов 59 устройства.

Устройство работает в двух режимах — основном и режиме самоконтроля.

Режим работы определяется сигналом, поступающим на вход 10.

При работе в основном режиме выполняется периодический опрос входов

5-7 устройства, входы 5-7 опрашиваются по очереди, последним в периоде 50 опрашивается запросный вход, имеющий порядковый номер, равный коду, занесенному ранее в регистр 42, затем onрос входов 5-7 выполняется сначала.

В основном режиме второй мульти- 55 плексор 26 коммутирует сигнал с выхода элемента ИЛИ 23 на вход триггера 29.

Первый счетчик 13, »а который с некоторой частотой поступают импульсы с выхода генератора 12 импульсов, при помощи дешифратора 19 и элементов И 20-22 группы в каждом такте проверки наличия запроса на группе входов 5-7 проверяет запросный вход. группы, номер которого совпадает с содержимым старших разрядов первого счетчика 13, поступающим на вход дешифратора 19 с выхода первого счетчика 13. Эта проверка запросного входа заключается в сравнении значений сигнала запроса на этом запросном входе за три предыдущих периода проверки, хранящихся в первом блоке 30 памяти, с текущим значением сигнала запроса на запросном входе и определении факта изменения значения сигнала запроса. Если на данном запросном входе сигнал запроса не изменил значения, то через некоторое время происходит изменение на единицу старших разрядов первого счетчика 13 и проверяется. следующий по порядку запросный вход. Если обнаружено изменение значения сигнала запроса на данном запросном входе и ранее не был установлен триггер 38 (т.е. не было общего запроса прерывания), то установится триггер 38, на выходе 58 устройства установится единичный сигнал, в регистр 50 выполняется запись значения сигнала запроса на запросном входе (нулевой разряд регистра 50) и кода запросного входа (остальные разряды регистра 50) ° Значения сигнала запроса и кода запросного входа и выхода регистра 50 поступают на выходы

59 устройства, в дальнейшем они используются для формирования начального адреса программы обслуживания прерывания. Одновременно с этим разрешается работа триггера 39, так как снимается нулевой сигнал с входа сброса этого триггера. Затем происходит изменение на единицу старших разрядов первого счетчика 13 и проверяется следующий по порядку запросный вход группы 5-7 ° При этом выполняется совмещение поиска следующего запроса прерывания с обслуживанием текущего общего запроса прерывания.

В случае, если обнаружено изменение значения сигнала запроса на данном запросном входе и ранее был установлен второй триггер 38, то устанавливается триггер 39, с инверсного

1432522 выхода которого на вход элемента И 11 подается нулевой сигнал, запрещающий прохождение импульсов с тактового входа 1 через элемент И 11 на вход генератора 12 импульсов, чем фиксиру5 ется состояние первого счетчика 13.

После сброса триггера 38 происходит сброс триггера 39. При этом разрешается прохождение импульсов с тактово- 10

ro входа 1 через элемент И 11 на вход генератора 12 импульсов. Далее устанавливается триггер 38, на выходе 58 появляется единичный сигнал, в регистр 50 выполняется запись сигнала запроса на запросном входе и кода запросного входа и т.д., как описано выше.

Проверка запросных входов для формирования общего запроса прерывания на выходе 58 устройства заключается в сравнении сигнала запроса определенного запросного входа за три предыдущих периода проверки, хранящихся в первом блоке 30 памяти, с текущим значением запроса на этом запросном входе и определении факта изменения значения сигнала запроса. Поясним работу первого блока 30 памяти в составе устройства.

Первый блок 30 памяти — оперативное запоминающее устройство (ОЗУ) с организацией 1 разряд х M слов.

В блоке 30 памяти каждому запросному входу отведена зона из четырех одноразрядных слов, идупр х подряд од- 35 но за другим. Зона блока 30 памяти определяется старшими разрядами счетчика 13, ее номер совпадает с номером запросноro входа.

В течение периода поиска по всем запросным входам проверка значения запроса выполняется в стандартном такте проверки. В этот такт проверки выполняется одна операция записи информации в блок 30 памяти и три опе- 45 рации считывания информации из блока

30 памяти в произвольном порядке. Обращение к четырем словам зоны блока

30 памяти выполняется с помощью двух младших разрядов счетчика 13. Это об-50 ращение к словам блока 30 памяти выполняется по очереди, т.е. к.первому слову зоны, далее к второму, третьему и затем четвертому слову. Для какого слова блока 30 памяти выполняется операция записи информации, определяет управляющая информация, поступающая из мультиплексора 18 на управляющий вход блока 30 памяти.

Для данного периода поиска по всем запросным входам номер слова в зоне блока 30 памяти, в которое выполняется запись информации, один и тот же.

В конце периода поиска этот номер изменяется циклически, т.е. если в данный период поиска запись выполняется в слово зон блока 30 памяти номер четыре, в следующий период запись информации выполняется в слово зон ноМер один, а по прошествии еще двух периодов поиска — снова в слово зон номер четыре и т.д.

Номер слова зон блока 30 памяти, в которое выполняется запись информации, формируется совместной работой регистра 16 сдвига, элемента И-HE 17 и мультиплексора 18. На тактовый вход регистра 16 сдвига поступает строб, формируемый триггером 45, по фронту сигнала этого строба выполняется операция записи информации в регистр 16 сдвига. Все выходы регистра 16 сдвига соединяются между собой через элемент И-НЕ 17, выход которого подклю— чен к последовательному входу данных регистра 16 сдвига. Поэтому до тех пор, пока на одном из выходов регистра 16 сдвига имеется нулевой сигнал, в него записываются единичные сигна- . лы. После трех периодов поиска по всем запросным входам элемент И-НЕ

17 переключается, после чего в течение периода поиска на выходе элемента И-HE 17 присутствует нулевой сигнал, который затем записывается в регистр 16 сдвига. Т.о., нулевой сигнал находится только на одном из выходов регистра 16 сдвига или на выходе элемента И-НЕ 17. Выходу элемента И-НЕ 17 поставлены в соответствие все первые слова зон блока 30 памяти. Трем выходам регистра 16 сдвига поставлены в соответствие все вторые, третьи и четвертые слова зон блока 30 памяти соответственно. Опрос значений выходов регистра 16 сдвига и выхода элемента И-НЕ 17 выполняет мультиплексор 18, на управляющий вход которого поступают два младших разряда счетчика 13. В соответствии с состоянием младших разрядов счетчика 13 на выходе мультиплексора 18 появляется признак, указывающий тип операции блока 30 памяти — запись или чтение.

Адрес обращения к слову в блоке

30 памяти образуется объединением

1432522 младших и старших разрядов счетчика 13.

Такт проверки изменения значения запроса на запросном входе в данном периоде поиска одинаков для всех зон блока 30.памяти и состоит из подачи кода запросного входа на дешифратор

19, адресные входы блоков 30 и 34 памяти и регистр 50, операции записи текущего значения запроса с выхода элемента ИЛИ 23 через мультиплексор

26 в триггер 29, четырех операций обращения к блоку 30 памяти, трех операций записи значения запроса за три предьдущих периода проверки в регистр

32 сдвига, двух операций записи значения запроса за два предьдущих пери-. ода проверки, в регистр 46 сдвига, операции сравнения сигналов запроса ю за четыре периода проверки с помощью мажоритарных элементов 33 и 47 и элемента сложения по модулю два 36, опе-. рации записи общего сигнала прерывания с выхода мультиплексора 49 в триггеры 38 и 39.

Строб записи информации в триггер

29 формируется элементом И 28 по совпадению двух инверсных значений сигнала младших разрядов счетчика 13 и строба, присутствующего на первом выходе генератора 12 импульсов. С выхода второго элемента И 28 строб поступает на тактовый вход триггера 29.

При этом триггер 29 фиксирует значение запроса, поступившее íà его информационный вход с выхода мультиплексора 26, на весь такт поиска.

Это обеспечивает возможность асинхронной работы источников запросов прерываний и устройства.

Информация с выхода триггера 29 поступает на информационный вход блока 30 памяти и вход мажоритарного элемента 47. Эта информация записывается в блок 30 памяти тогда, когда с выхода мультиплексора 18 поступает признак записи в блок 30 памяти.

После записи значения запроса в триггер 29 выполняются четыре операции обращения к блоку 30 памяти, каждая из которых сопровождается признаком записи или считывания, поступающим из мультиплексора 18. Этот признак поступает также на второй вход элемента И 31, при этом запрещается запись информации в регистр

32 сдвига во время операции записи. в блок 30 памяти. T.о., операции знаL триггера 29, на два других входа мажоритарного элемента 47 поступает информация с выхода регистра 46 сдвига.

Информация с трех разрядов регистра

32 сдвига поступает на три входа мажоритарного элемента 33. Информация с выходов мажоритарных элементов 33 и 47 сравнивается первым элементом

36 сложения по модулю два, который

55 формирует на выходе сигнал "1" при несовпадении сигналов на входах и сигнал "0" при совпадении. Сигнал "1" на выходе элемента 36 сложения по мочения запроса за предьдущие периоды проверки с выхода блока 30 памяти в регистр 32 сдвига выполняются во время трех операций считывания информации из блока 30 памяти. Управление записью информации в регистр 46 сдвига с выхода блока 30 памяти обеспе-чивают элемент И 52, мультиплексоры

18 и 51. Мультиплексор 51 обеспечивает опрос выходов регистра 16 сдвига и выхода элемента И-НЕ 17 в иной последовательности, чем мультиплексор

18, т .е. начиная с третьего выхода

1> регИстра 16 сдвига, далее опрашивается выход элемента И-НЕ 17 и оставшиеся выходы регистра 16 сдвига.Данные с выходов мультиплексоров 18 и 51 подаются на входы элемента И 52, что обеспечивает пропуск двух стробов записи за такт на вход регистра 46 сдвига; в результате этого операции записи значения запроса за предьдущие периоды проверки с выхода блока 30 памяти в регистр 46 выполняются во время двух из трех операций считывания информации из первого блока 30 памяти.

После четырех операций обращения

30 к блоку 30 памяти выполнена операция записи значения сигнала запроса в этот блок, что обеспечивает испольФ зование значения запроса в следующие периоды проверки; в регистре 32 имеется трехразрядное слово, содерЗ5 жащее значение запроса эа три предыдущих периода проверки, а в регистре 46 сдвига — двухразрядное слово, содержащее значения запроса за два предьдущих периода проверки.:

Для обеспечения вьделения фронта или среза сигнала на фоне одиночных или групповых помех используются мажоритарные элементы 33 и 37. На первый вход второго мажоритарного эле45 мента 47 поступает информация выхода

3252!

20

40

50

7

14 дулю два свидетельствует о наличии фронта или среза сигнала на опрашиваемом запросном входе и необходимости формирования общего запроса прерывания.

Блок 34 памяти — это постоянное запоминающее устройство с организацией 1 разряд х P слов. Этот блок содержит признаки разрешения формирования общего запроса прерывания по фронту или срезу сигнала запроса,т.е. выполняется наложение маски. Работа блока 34 памяти может быть запрещена сигналом на входе 8. Для этого на входе 8 устанавливается сигнал "!", что вызывает появление единичного сигнала на выходе блока 34 памяти и разрешение формирования общего запроса прерывания. Если на входе 8 установлен сигнал "О", то формируется внутренняя маска прерывания.

Адрес обращения к слову блока 34 памяти образуется слиянием старших разрядов счетчика 13 и информации на выходе мажоритарного элемента 47. В блоке 34 в слове, соответствующем данной зоне памяти блока 30 и значению запроса, поступившему из мажоритарного элемента 47, хранится информация "Разрешено" ("1") если разрешено формирование общего запроса прерывания, и "Запрет" ("0"} в противном случае.

Элемент И 35 формирует значение сигнала прерывания, которое через мультиплексор 49 поступает на информационные входы триггеров 38 и 39.

Строб записи информации в триггеры

38 и 39 формируется элементом И 14 и девятым элементом И 48. Элемент И

14 формирует на своем выходе строб по совпадению единичных сигналов на младших разрядах счетчика 13 и строба, присутствующего на четвертом выходе генератора 12 импульсов, при условии, если установлен триггер 41, т.е. на его выходе сигнал "1". Элемент И 48 формирует строб на выходе, если на входе 8 установлен единичный сигнал. Триггер 38 устанавливается по срезу сигнала на выходе девятого элемента И 48 ° Триггер 39 устанавливается по фронту сигнала на выходе элемента И 48. Триггер 39 устанавливается по фронту сигнала на выходе элемента И 48. Срабатывание триггеров 38 и 39 от разных фронтов строба обеспечивает совмещение появления

8 общего запроса прерывания с поиском следующего запросного входа, для которого будет сформирован общий запрос прерывания. При установке триггера 38 разрешается установка триггера 39, так как сигнал с прямого выхода триггера 38 поступает на вход сброса триггера 39 и, так как этот сигнал "1", разрешается его установка. Ранее триггер 38 был сброшен и в силу приоритета входа сброса была запрещена установка триггера 39 сигналом "0" на входе "Сброс" триггера 39.

При установке триггера 38 на его выходе формируется общий запрос прерывания, поступающий на выход 58 устройства, а по франту этого сигнала в регистр 50 выполняется запись кода запросного входа и значение сигнала запроса на этом входе, выделенное на фоне помех. Сигналы с выхода регистра 50 поступают на выходы 59 устройства, при этом на время обращения к программе обработки запроса прерывания фиксируется код запросного входа, содержащего запрос прерывания.

Если установлен триггер 38, а на выходе мультиплексора 49 имеется единичный сигнал во время строба на выходе элемента И 48, то устанавливается триггер 39 и запрещает прохождение импульсов тактовой частоты через элемент И 11. Этим фиксируется код следующего запросного входа, содержащего запрос прерывания, для его последующей записи в параллельный регистр 42 после обработки предыдущего общего запроса прерывания от другого запросного входа.

Для .сброса (обнуления) общего запроса прерывания на вход 2 подается сигнал "!", по срезу импульса на входе 1 устройства устанавливается триггер 40, выходной сигнал "0" на инверсном выходе которого, пройдя через элемент И 14, выполняет сброс триггера 38 и регистра 50, а также запрещает прохождение импульсов тактовой частоты через элемент И 11, что обеспечивает отсутствие потерь следующих запросов прерываний на запросных входах устройства при затягивании сигнала "Сброс" на входе 2 сброса запроса прерывания.

При включении питания узлы устройства находятся в неопределенном состоянии. Поэтому на вход 3 поступает

9 143252 сигнал "0", который сбрасывает двоичные счетчики 13 и 24, триггеры 3841 и 45, регистры 50 и 42. При сбросе триггера 41 на четыре периода поиска блокируется формирование стро5 бов на выходе элемента И 15 и„ следовательно, блокируется формирование общего запроса прерывания. При этом обеспечивается надежная запись данных в блок 30 памяти, а также повышается производительность .устройства за счет более точной привязки начала формирования общего запроса прерывания к моменту завершения заполнения блока 30 памяти и завершению переходного процесса на запросных входах

5-7 устройства.

Для сокращения периода поиска и, следовательно„ повышения производительности устройства, используется установка уровня опрашиваемьм запросных входов. При этом исключаются затраты времени на опрос запросных входов, коды которых превышают установленный уровень. Для этого используются регистр 42, схема 43, элеггент

И 44 и триггер 45.

После подачи сигнала начального сброса на вход 3 сброса триггер 41 сброшен и сброшен регистр 42. После установки триггера 41 разрешается запись данных, присутствующих на входе 4, в регистр 42. Данные являются двоичным кодом последнего опрашиваемого запросного входа группы запросных входов 5-7. Данные заносятся в регистр 42 по фронту сигнала на первом . выходе генератора 12 импульсов. Смену данных рекомендуется про40 изводить при наличии сигнала низкого уровня на выходе 53, так как это гарантирует отсутствие "ложных" общйх запросов прерываний, Код уровня опрашиваемых запросных входов снимается с выходов регистра 42 и пос45 тупает на вторую группу входов схемы

43 сравнения, на первую группу входов которой поступают сигналы старших разрядов счетчика 13. При совпадении кодов сигналов на первой и второй группах входов схема 43 формирует сигнал "1", при не совпадении — сигнал "0". При наличии сигналов "1" на выходах младших разрядов счетчика

13, первом выходе генератора 12 импульсов и схемы 43 разрешается установка в единичное состояние триггера

45; так как на его вход сброса и ин2 10 формационный вход поступает сигнал

"i". Триггер 45 устанавливается в единичное состояние по срезу сигнала на втором выходе генератора 12 импульсов, при этом будет сброшен счетчик 13 и выполнена запись данных в регистр 16 сдвига. Триггер 45 уста- . навливается в нулевое состояние по срезу сигнала на первом выходе генератора 12 импульсов.

В ряде задач построения систем прерываний дополнительно к внутренней маске прерывания, формируемой блоком 34 памяти, требуется формировать внешнюю маску прерывания, запрещая формирование общего запроса прерывания для определенных запросных входов, групп запросных входов или всех запросных входов устройства.

Для этого используется вход 9 прерывания, адресные выходы 56 и 55 усто ройства и выход 57 устройства. Сигнал запрета подается на вход 9 прерывания в соответствии с адресом зоны блока 30 памяти, где хранятся значения сигналов запросного входа и значения сигнала на этом запросном входе аналогично формированию маски блоком

34 памяти.

При работе в режиме самоконтроля устройство функционирует следующим образом. На вход 10 режима устройства подается "1", которая задает режим самоконтроля, переключает мультиплексоры 26 и 46 на коммутацию эталонной информации.

В этом режиме мультиплексор 26 запрещает прохождение сигнала с выхода элемента ИЛИ 23 на вход триггера 29 и разрешает передачу эталонного сигнала с первого выхода счетчика 24 на вход триггера 29.

Теперь устройство формирует сигнал прерывания на выходе элемента И

35 в соответствии с эталонным, периодически меняющим полярность, сигналом на первом выходе счетчика 24, который служит имитатором входных сигналов на запросных входах устройства.

Формула изобретения

Устройство для формирования сиг— нала прерывания, содержащее элемент

НЕ, семь элементов И, два счетчика, дешифратор, группу элементов И, элемент ИЛИ, генератор тактовых импульсов, три триггера, два блока памяти, 1432522

12 два регистра сдвига, элемент И-НЕ, два мультиплексора, первый мажори-. тарный элемент, два элемента сложения по модулю два, причем первый вход первого элемента И соединен с тактовым входом устройства, выходы старших разрядов первого счетчика соединены с входами дешифратора, с первой группой адресных выходов устройства, с первой группой входов адреса

40 первого и второго блоков памяти, выход переполнения первого счетчика соединен со счетным входом второго счетчика, выходы младших разрядов первого счетчика соединены с соответствующими входами второго элемента И, с второй группой входов адреса первого блока памяти и с адресными входами первого мультиплексора, первый выход генератора импульсов соединен с первыми входом третьего элемента И, инверсные выходы младших разрядов первого счетчика соединены с соответствующими входами третьего 2б элемента И, второй выход, генератора импульсов соединен с тактовым входом первого блока памяти, третий выход генератора импульсов соединен с вторым входом второго элемента И, каждый выход дешифратора соединен с первым входом одноименного элемента И группы, вторые входы элементов И группы соединены с одноименными запросными входами устройства, выходы элементов И группы соединены с входами элемента ИЛИ, выход третьего элемента И соединен с тактовым входом первого триггера, выход первого триггера соединен с информационным входом первого блока памяти, выход первого блока памяти соединен с информационным входом первого регистра сдвига, первый, второй и третий выходы второго регистра сдвига соединены

45 . с первым, вторым и третьим входами элемента И-НЕ, с первым, вторым и третьим информационными входами первого мультиплексора соответственно, выход элемента И-НЕ соединен с входом данных второго регистра сдвига и с четвертым информационным входом первого мультиплексора, выход первого мультиплексора соединен с входом управления записью первого блока памяти, выходы первого регистра сдвига соединены с входами первого мажоритарного элемента, выход первого мажоритарного элемента соединен с первым входом первого элемента сложения по модулю два, выход второго блока памяти соединен с первым входом четвертого элемента И, выход первого элемента сложения IIQ модулю два соединен с вторым входом четвертого элемента И, выход второго триггера является сигнальным выходом устройства, первый вход пятого элемента И со» единен с входом начального сброса устройства, управляющий вход второго мультиплексора соединен с входом режима устройства, первый разрядный выход второго счетчика соединен с первым информационным входом второго мультиплексора, выход элемента

ИЛИ соединен с вторым информационным входом второго мультиплексора, выход второго мультиплексора соединен с информационным входом первого триггера, второй разрядный выход второго счетчика соединен с входом элемента НЕ, третий разрядный выход второго счетчика соединен с первым входом шестого элемента И, выход элемента НЕ соединен с вторым входом шестого элемента И, выход шестого элемента И соединен с первым входом второго элемента сложения по модулю два, выход пятого элемента И соединен с входом сброса второго триггера, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены четвертый, пятый и шестой триггеры, третий регистр сдвига, второй мажоритарный элемент, третий и четвертый мультиплексоры, восьмой, девятый и десятый элементы И, первый и второй регистры и схема сравнения, причем тактовый вход третьего триггера соединен с тактовым входом устройства, выход первого элемента И соединен с входом запуска генератора импульсов, выходы старших разрядов первого счетчика соединены с группой информационных входов первого регистра и с первой группой входов схемы сравнения, выходы младших разрядов первого счетчика соединены с адресными входами третьего мультиплексора, с соответствующими входами восьмого элемента И и являются второй группой адресных выходов устройства, первый выход генератора импульсов соединен со счетным входом первого счетчика, с тактовым входом второго регистра и с соответствующим входом седьмого элемента И, четвертый выход

1432522

l4 генератора импульсов соединен с первыми входами восьмого и девятого элементов И, выход первого триггера соединен с первым входом второго мажоритарного элемента, выход первого блока памяти соединен с информационным входом третьего регистра сдвига, первый, второй и третий выходы второго регистра сдвига соединены с первым, вторым и третьим информационными вхо-! дами третьего мультиплексора, выход

1 элемента И-HE соединен с четвертым информационным входом третьего мультиплексора и является выходом признака устройства, выход первого мультиплексора соединен с вторыми входами восьмого и девятого элементов И, выход третьего мультиплексора соединен с третьим входом девятого элемента

И, выход первого элемента сложения по модулю два соединен с вторым входом второго элемента сложения по модулю два, выход второго триггера соединен с входом сброса четвертого триггера и тактовым входом первого регистра, управляющий вход четвертого мультиплексора соединен с входом режима устройства, вход управления чтением второго блока памяти соединен с входом блокировки устройства, второй разрядный выход второго счетчика соединен с тактовым входом пятого триггера, выход пятого элемента И соединен с входом сброса первого регистра, выходы первого регистра являются группой кодовых выходов устройства, выход девятого элемента

И соединен с тактовым входом третьего регистра сдвига, выход восьмого элемента И соединен с тактовым входом первого регистра сдвига, выход третьего .регистра сдвига соединен с вторым входом второго мажоритарного элемента, выход четвертого элемента

И соединен с первым информационным входом четвертого мультиплексора, выход второго элемента сложения по модулю два соединен с вторым информационным входом четвертого мульти5

I плексора, выход четвертого мультиплексора соединен с информационными входами второго и четвертого триггеров, инверсный выход четвертого триггера соединен с вторым входом первого элемента И, выход второго мажоритарного элемента соединен с вторым адресным входом второго блока памяти, с вторым входом второго элемента сложения по модулю два, с со— ответствующим входом группы информационных входов первого регистра и является выходом разрешения устройства, вход сброса прерывания устройства соединен с информационным входом третьего триггера, выход которого соединен с третьим входом первого элемента И и с вторым входом пятого элемента И, вход сброса и информационный вход пятого триггера, первый вход сброса первого счетчика и вход сброса второго счетчика соединены с входом начального сброса устройства, выход пятого триггера соединен с третьим входом второго элемента И и с входом сброса второго регистра, выход второго элемента И соединен с первым входом десятого элемента И и является тактовым выходом устройства, вход запрета прерывания устройства соединен с вторым входом десятого элемента И, выход десятого элемента И соединен с тактовым входом второго триггера и тактовым входом четвертого триггера, группа входов данных устройства соединена с группой информационных входов второго регистра, выходы второго регистра соединены с второй группой входов схемы сравнения, выход схемы сравнения соединен с третьим входом седьмого элемента И, выход седьмого элемента И соединен с входом сброса и информационным входом шестого триггера, выход шестого триг-. гера соединен с тактовым входом второго регистра сдвига и вторым входом сброса первого счетчика, тактовык вход шестого триггера соединен с вторым выходом генератора импульсов.

1432522

Заказ 5442/42

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Составитель М.Кудряшев

Редактор Е.Папп Техред М,Дидык Корректор А.Обручар

Тираж 704 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

))3035, Москва, Ж-35, Раушская наб., д. 4/5

ХУ

ХХ