Устройство для моделирования отказов в сложных системах

 

,:=.т- фф ф, СОДР СОДЕ СКИФ

„,АэЦ „„< 432549

;gg1 < С 06 Г 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г О ДЕЛАМ ИЗОЕРЕТЕКИй И ОТКРЫТИЙ

З:. «%%%asm% - ... Ь азам-х вхл ЛВЮВи".авжЮЮ Еваасая7ЗЮСПИЮКсв эЛяСаи иаюй юинж% исеюиюсятасчгжж аК жм - лтаьац-(61) 902020 (21) 218323/24- 24 (22) 01. 04, 8 7 (46) 23. 10,88. Бкы . Р 39 (72) А.Р>. Кор опт, Г.A. Адамович „.

В.A. Ченрунова и Г.П. Чуба:oz (53) о;-:1..3(088,8)) (56) Авторское свидетельство С,СР

И 9020?0, кл. С 06 F 15/20, 1980. (54) уСТтзОДСТ,О,тЛЯ МОДЕЛИРОРАНИЯ

ОТ1ЫЗОБ . СЛОЖНОМ СИСТЕМАХ (57) Изобретение относится к вычислительной технике и может быть использовано для моделирования случайных событий, соответствующих отказам элементов в сложных системах. Пель изобретения — повышение достоверности результатов моделирования. Цель достигается введением " устройствб третьего регистра памяти, третьей и четвертой групп элементов И, дешифратора, первого -«. второго элементов

ИЛИ. группь: формирователей импульсов, группы тригге;:ов и второго генератора равномерно гаспргд -пенных случайных чисел, уствойство позволяет и клянчить на этапе мод-лир"вания повторный oòêÿý одного и т -, элемента сложной системы, за счет ч; †.- о повышается достоверность моделир.-.вания. 1 ил.

1432549

Изобретение относится к вычислительной технике, может быть использовано для моделирования случайных событий, соответствующих отказам элементов в сложных системах, и является усовершенствованием изобретения по авт.св. N 902020.

Целью изобретения является повьппение достоверности результатов модели- 10 рования за счет исключения повторньи

:отказов одного и того же элемента системы.

На чертеже приведена схема устройства. 15

Устройство содержит датчик 1 первичного потока случайных импульсов,, элемент И 2, одновибратор 3, счетчик 4 ! . импульсов, арифметический блок 5,,: первый 6 и второй 7 регистры памяти, 2О первый генератор 8 равномерно распределенньи случайных чисел, генератор 9 случайньи чисел с заданным законом распределения, элемент 10 задержки„ первую группу элементов И 11, вторую 25 группу элементов И 12, второй генератор 13 равномерно распределенньи случайных чисел, третий регистр l4 памяти, третью группу элементов И 15, дешифратор 16, группу триггеров 17, 3О группу формирователей 18 импульсов, четвертую группу элементов И 19, первый 20 и второй 21 элементы ИЛИ.

Устройство ориентировано на слож-. ные системы, для которых характерно следующее: система содержит ряд эле- ментов с одинаковыми характеристиками надежности; отказавшие элементы системы во время работы системы не восстанавливаются; появление коли,щ чества отказов элементов О, 1, 2, и за время работы системы подчиняется биномиальному закону, аппроксими,руемому пуассоновским законом распределения; вр емя появления каждого от 45 каза элемента в пределах всего времени работы подчиняется любому заданному закону распределения, в том числе полученному экспериментально.

Устройство работает следующим об50 разом.

Сигнал опроса, соответствующий очередной статистической реализации, сбрасывает счетчик 4 импульсов, на выходе которого появляется число подсчитанньи импульсов, соответствующих количеству отказов элементов в предыдущей реализации, устанавливает группу триггеров t7 в исходное состояние и запускает одновибратор 3, который открывает элемент И 2 на заданное время, соответствующее времени работы системы. В течение этого времени импульсы от датчика 1 первичного (пуассоновского) потока случайных импульсов поступают на вход счетчика

4 импульсов на входы генератора 8 равномерно распределенных случайных чисел, генератора 9 случайных чисел с заданным законом распределения и че, рез элемент 10 задержки на управляющие входы элементов И 11 и 12. Элемент 10 задержки необходим для тбго, чтобы генераторы 8 и 9, работающие в ждущем режиме, успели сформировать и установить на регистрах 6 и 7 памяти соответствующие случайные числа до прихода импульса на управляющие входы элементов И 11 и 12,, а также успели отработать схемы,.обеспечивающие выявление и исключение одинаковых чисел, характеризующих номер отказавшего элемента, до поступления следующего импульса от датчика 1 первичного потока случайных импульсов, С приходом каждого импульса от элемента И 2 после задержки на входы элементов И 1 1 и 12 с регистра 6 памяти случайное число Е;, соответствующее временному распределению отказов элементов в пределах времени работы системы, параллельным кодом через элементы И 11 поступает на первый вход арифметического блока 5, а с регистра 7 памяти - другое случайное число F.. соответствующее ноi меру отказавшего элемента, параллель" ным кодом через элементы И 12 поступает на второй вход, арифметического блока 5, В арифметическом блоке 5 первое случайное число Я. умножается на d t

1 и поступает на первый выход арифметического блока 5, явля1ощийся первым выходом устройства, а второе случайное число . Умножается на количество

1 элементов системы Я, округляется до ближайшего целого и поступает на второй выход арифметического блока 5.

С соответствующих разрядов второго выхода арифметического блока 5 число параллельным кодом поступает на входы дешифратора 16 и запоминается в регистре 14 памяти. Последний служит для запоминания чистка, выработанного генераторами 1 или. 13 равномерно ðàñпределенных случайных чисел и отработанного арифметическим блоком 5. Раз143 2549 рядность регистра определяется количеством разрядов числа, выдаваемых параллельным кодом с генератора равномерно распределенных случайных чи5 сел. Дешифратор l6 производит сопоставление позиционного.. кода, содержащего последовательность единиц и нулей, на входе дешифратора 16 унитарному коду на выходе дешифратора 16, 10 содержащего единицу на К-м выходе, соответствующем номеру отказавшего элемента. Сигнал с К-ro выхода дешифратора 16 поступает на первые входы

К-ro триггера 17 и К-ro элемента И 19. 15

Группа триггеров 17, количество которых равно количеству элементов исследуемой системы, служит для запоминания разового факта выдачи числа с арифметического блока 5 ° Если число, 20 поступившее на дешифратор 16, в данной реализации появилось впервые (один раз), то К-й триггер l7 устанавливается в единичное состояние и с его выхода сигнал высокого урон- 25 ня поступает на второй вход К-го элемента И 19, который в этом случае не срабатывает, а также на вход К-го формирователя 18 импульсов, импульс с выхода которого через элемент ИЛИ 20 30 поступает на управляющие входы элементов И 15, после чего производится выдача числа с регистра 14 памяти на второй выход устройства. Формирователи 18 импульсов, количество которых равно количеству триггеров 17, необходимы для выработки одиночного импульса, поступающего на элемент ИЛИ 20»

При повторном поступлении одного и того же числа (второй, третий и т.д. 4О раз), что соответствует повторным отказам одного и того же элемента си.стемы, на вход дешифратора 16 К-й триггер 17 не срабатывает, т.е. остается в единичном состоянии, а с выхо- 4б да К-ro элемента И 19 через элемент

ИЛИ 21 сигнал поступает на запуск генератора 13 равномерно распределенных случайных чисел, формирующего новое случайное число ., которое парал- бб лельным кодом посту пает на вторую группу входов арифметического блока 5.

Тем самым производится выявление и исключение одинаковых чисел, характеризующих номер отказавшего элемента, т.е. исключение случаев появления двух и более отказов одного и того же невосстанавливаемого элемента в данной реализации. По окончании реализации на счетчике 4 импульсов накоплено число, соответствующее количеству отказов в системе за время моделирования реализации. С приходом очередного импульса опроса цикл работы устройства повторяется до новой стратегической реализации.

Формула из обретения

Устройство для моделирования отказов в сложных системах по авт.св. ,У 902020, о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности моделйрования, оно дополнительно содержит второй генератор равномерно распределенных случайных чисел, третий регистр памяти, третью и четвертую группы элементов И, дешифратор, группу триггеров, группу формирователей импульсов, первый и второй элементы ИЛИ, причем входы дешифратора соединены соответственно с выходами второй группы арифметического блока и разрядными входами третьего регистра памяти, разрядные выходы которого подключены соответственно к первым выходам элементов И третьей группы, вьжоды которых являются выходом номера отказавшего элемента устройства, а вторые входы элементов И третьей группы соединены с выходом первого элемента ИЛИ, входы которого подключены соответственно к выходам формирователей импульсов группы, каждый выход дешифратора соединен с единичным входом соответствующего триггера группы и с первым входом соответствующего элемента И четвертой группы, а нулевые входы всех триггеров группы подключены к входу устройства, прямой выход каждого триггера группы соединен с входом соответствующего формирователя импульсов группы и вторым-входом соответствующего элемента И четвертой группы, выходы элементов И четвертой группы подключены соответственно к входам второго. элемента ИЛИ, выход которого соединен с входом запуска второго генератора равномерно распределенных случайных чисел, разрядные выходы которого соединены соответственно с выходами элементов И второй группы через монтажное ИЛИ.

1- 3 254".

Р

"т» ф( (1

«) Ф,, )

1

1

L 3

1

Р ыаж д .;:! с

1 рва".ияАж акс<с !

i.

L. з ! 1.„ . (i (%

6.эжы м ю Д

1

) !

, :г т »,, у;: д;. ;барр р;;;, рг>у -. ЛОМ(Р редактор 0„10ркоаацл и!:.

ЗЯказ 544 / ЙЗ

cpu>>SaOVCZa у -д д .;.рц фц".,:e!-. aр тт,З. д 1

$bal

ВВВМФ,6, В% йЮЗ ФЫР и

-сй ййайже-с аМ 931

М, "1 1 ф Ф !5 ("4 j (в"

1 ( юпъюжМ (,(„ зг:

1Д З

Р (, Ф

1 !

1 i

1„ ( ЪюзюйФЙ мзй йййФФ Г" " - " " == " ) 1

1 1 ".:- У .Д., ;3 " (1

4 з

Р-, =,, „,.„4,,,, 1 - ! ь 1, !1

«".. А:

4 (F А.у

Ъ () if

„-=.с=" ...=.юл -.- МУЗ:В .6В

1 ь: ("%$4

1. ll .;. 1