Устройство для деления двоичных чисел в дополнительном коде

 

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах . Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается за счет новой организации связей в устройстве для деления двоичных чисел в дополнительном коде, содержащем регистры 1 и 2 делимого соответственно младшего и старшего форматов, регистр 3 делителя, сумматор-вычитатель 4, схему 5 сравнения. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН ф

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 4219942/24-24 (22) 31.03.87 (46) 15.11,88. Бюл. У 42. (71) Институт проблем моделирования в энергетике АН УССР (72) А.Ф.Катков и А.В.Литвинов (53) 621.325(088.8) (56) Авторское свидетельство СССР

11 551642, кл. G Об F 7/52, 1975.

Авторское свидетельство СССР

Ф 817706, кл. G 06 F 7/52, 1979. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДВОИЧНЫХ

ЧИСЕЛ В ДОПОЛНИТЕЛЬНОМ КОДЕ

„„Я0„„1437857 д1 511 4 G Об F 7/52 (57) Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается за счет новой организации связей в устройстве для деления двоичных чисел в дополнительном коде, содержащем регист" ры 1 и 2 делимого соответственно младшего и старшего форматов, регистр

3 делителя, сумматор-вычитатель 4, схему 5 сравнения. 1 ил.

l437857

Изобретение относится к цифровой вычислительной технике и может быть использовано в арифметических устройствах, где подготовка операндов делимого и делителя осуществляется в двой5 ном и одинарном форматах соответственно, Целью изобретения является сокраФ щение аппаратурных затрат. 10

На чертеже представлена схема устройства для деления двоичных чисел в дополнительном коде.

Устройство содержит регистр I делимого младшего формата, регистр 2 делимого старшего формата, регистр 3 делителя, сумматор-вычитатель 4, схему 5 сравнения, вход 6 делимого устройства, вход 7 делителя устройства, выход 8 частного устройства, такто- 2g вый вход 9 устройства, вход 10 синхронизации устройства, вход !I на" чальной установки устройства.

Устройство для деления двоичных чисел в дополнительном коде работает 25 следуюшим образом.

Перед началом вычисления регистр 1 делимого младшего формата, регистр 2 делимого старшего формата и регистр

3 делителя переводятся в режим парал- ЗО лельной записи с входов 6,7 делимого и делителя, Делимое представляет собой операнд двойного формата, содержащий младшую и старшую части одинаковой разрядности. Целитель представ- >5 ляет собой положительный операнд одинарного формата, равный по количеству разрядов формату старшеи части делимого. Абсолютная величина делимого меньше абсолютной величины делителя. @!

Делитель нормалиэован.

С выхода регистра 2 делимого старшего формата старшая часть делимого параллельно поступает на первый вход сумматора-вычитателя 4, на второй вход которого параллельно поступает делитель с выхода регистра 3 делителя. С выходов знаковых разрядов регистра 3 делителя и регистра 2 делимого старшего формата информация поступает на первый и второй входы соответственно схемы 5 сравнения, на выходах "Равно" и "Не равно" которой формируются сигналы„ поступающие на управляющие входы сумматораtt 11 вычитателя 4. На выходе Равно схемы 5 сравнения формируется знаковый разряд частного и поступает на вход младшего разряда регистра I делимого младшего формата. На выходе суммато-. ра-вычитателя 4 формируется первый остаток, который параллельно поступает на второй информационный вход регистра 2 делимого старшего формата со сдвигом на один разряд в сторону старшего. Далее все регистры переводятся в режим, реализующий вычислительный цикл, а именно: регистр 1 делимого младшего формата — в режим последовательного сдвига информации в сторону старшего разряда, регистр

2 делимого старшего формата переклк чается на прием остатков со своего второго информационного входа и прием на вход младшего разряда информации, посту1 ающей иэ регистра 1 делимого младшего формата, регистр делителя 3 переключается в режим хранения. По следующему синхротакту первый остаток записывается в регистр 2 делимого старшего формата со сдвигом на один разряд в сторону старшего.

Иэ регистра 1 делимого младшего формата в младший разряд регистра 2 делимого старшего формата записывается очередной разряд цифры делимого, а в освободившийся младший разряд регистра делимого младшего формата вдвигается знак частного, На схему 5 сравнения поступает знак очередного остатка, в результате чего формируется очередной разряд цифры частного и код операции сумчатора-вычитателя 4, на выходе которого формируется следующий остаток, По следу сщему синхротакту полученнь;й остаток записывается в регистр 2 делимого старшего формата, в младший разряд которого вдвигается очередной разряд цифры делимого, а в младший разряд регистра 1 делимо" го младшего формата вдвигается очередной разряд цифры частного иэ схемы 5 сравнения. Указанные операции повторяются в течение всего вычислительного цикла ° Длительность вычислительного цикла определяется разрядностью регистра 1 делимого младшего формата. После того как все разряды младшей части делимого последовательно перепишутся в регистр 2 делимого старшего формата, а регистр 1 делимого младшего формата заполнится частным, которое поступает на выход

8 устройства, процесс вычисления эаканчивается, регистр 1 делимого младшаго формата, регистр 2 делимого старшего формата и регистр 3 делите1437857 ля переводятся в режим параллельной записи с входов 6 и 7 устройства.

Составитель А. Клюев

Редактор О.Спесивых Техред Л.Сердюкова Корректор Романенко

В ° Роман

Заказ 5895/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Формула изобретения

Устройство для деления двоичных чисел в дополнительном коде, содержашее регистр делимого младшего формата, регистр делимого старшего формата, регистр делителя, сумматор-вычитатель и схему сравнения, причем вход делителя устройства соединен с информационным входом регистра делителя, вход синхронизации которого соединен с входами синхронизации регистров делимого младшего и старшего форматов и с входом синхронизации устройства, вход начальной установки которого соединен с входами разрешения приема регистра, целителя и регистра делимого младшего формата, с первым входом разрешения приема регистра делимого старшего формата, входы старших и младших разрядов входа делимого устройства соединены соответственно с входами разрядов первого информационного входа регистра делимого старшего формата и с входами разрядов информационного входа регистра делимого младшего формата, выходы знаковых разрядов регистра делителя и регистра делимого старшего формата соединены соответственно с первым и вторым входами схемы сравнения, выходы "Равно" и "Не равно" которой соединены соответственно с входами разрешения вычитания и сложения сумматора-вычитателя, выход которого соединен со сдвигом на один разряд в сторону старших разрядов с вторым инфо р мационным входо м р е ги с тр а делимого старшего формата, второй вход разрешения приема которого соединен с тактовым входом устройства, выходы

15 регистра делимого старшего формата и регистра делителя соединень» соответственпо с первым и вторым информационныл»»» входал»»» сумматора-вычитателя, о т л и ч а ю щ е е с я тем, рб что, с целью сокращения аппаратурных затрат, выход "Равно схемы сравнения соединен с входом мпадшего разря- да регистра делимого младшего формата, выход младшего и выход старшего разрядов которого соединены соответственно с выходом частного устройства и с входом младшего разряда регистра делимого старшего формата, тактовый вход устройства соединен с

ЗО входом разрешения сдвига регистра делимого младшего формата.