Многоканальное устройство для сопряжения источников информации с вычислительной машиной

 

Изобретение относится к вычисли- .тельной технике и может быть использовано в системах обработки многоканальной информации, поступающей в вычислительную машину от удаленных несинхро1шзированных между собой групп источников. Целью изобретения является повь шение коэффициента использования оборудования. Устройство соде.ржит генератор импульсов, с первого по третий счетчики 2, 3, 4, первьй, второй регистры 5, 6, с первого по третий триггеры 7, 8, 9, схему 10 сравнения, группу узлов 11 элементов- И, первьиЧ, второй коммутаторы 12, 13, элемент iDUi 14, с первого по четвертый элементы И 15, 16, 17, 18, каналы 9. Устройство обеспечивает прием в ЭВМ информации от удаленных групп источников информации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

„„SU„, 4 787О А 2 (51)4 G 06 F 13/00 (61) 1116423 (21) 4238150/24-24 (22) 04.05.87 (46) 15.11.88. Бюл. N -. 42 (72) В.А,Воробьев и Е.П.Перхин (53) 681, 3(088. 8) (56) Авторское свидетельство СССР

II"- 1277124, кл. G 06 F 13/00, 1986.

Авторское свидетельство СССР

Р 1 1 164 23, кл. G 06 F 13/00, 1983. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

СОПРЯЖЕНИЯ ИСТОЧНИКОВ ИНФОРМАЦИИ С

ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ (57) Изобретение относится к вычислительной технике и может быть использовано в системах обработки многоканальной информации, поступалцей в вычислительную машину от удаленных несинхронизированных между собой групп источников. Целью изобретения является повышение коэффициента использования оборудования. Устройство содержит генератор 1 импульсов, с первого по третий счетчики 2, 3, 4, первый, второй регистры 5, 6, с первого по третий триггеры 7, 8, 9, схему 10 сравнения, группу узлов 11 элементов

Н, первьп1, второй коммутаторы 12, 13, элемент ИЛИ 14, с первого по четвертый элементы И 15, 16, 17, 18, каналы 19. Устройство обеспечивает прием в ЭВМ информации от удаленных групп источников информации. 1 ил.

1437870

Изобретение относится к вычислительной технике и может быть использовано в системах обработки многоканальной информации, поступающей в вычислительную машину {BM } от удаленных

/ несинхронизированных между собой, групп источников.

Целью изобретения является повышение коэффициента использования оборудования °

На чертеже представлена блок-схема предлагаемого устройства, Устройство содержит генератор 1 импульсов, с первого по третий счетчики 2,3 и 4, первый и второй регистры 5 и 6, с первого по третий триггеры 7,8 и 9, схему 10 сравнения, группу узлов 11 элементов И, первый и второй коммутаторы !2 и 13, элемент

ИЛИ 14, с первого по четвертый элементы 15,16,17 и 18, каналы 19.

Каждый канал 19 содержит память

20, сумматор 21, первую и вторую буферные памяти 22 и 23, первый и второй триггеры 24 и 25, первый, второч и третий счетчики 26, 27 и 28, первый, второй и третий узлы элементов

ИЛИ 29,30 и 31, первый,„. второй, третий и четвертый узлы элементов И 32.

33,34 и 35, элемент ИЛИ 36, с первого по третий элементы И 37,38 и 39, первый коммутатор 40, первый и второй элементы И-НЕ 41 и 42, первый элемент 43 задержки, с первого по седьмой согласующие узлы 44,45,46„47, 48,49 и 50, третий и второй коммутаторы 51 и 52, блок 53 памяти, дешифратор 54, четвертый элемент И 55, третий и четвертый триггеры 56 и 57, второй элемент 58 задержки.

Устройство работает следующим образом.

Все источники информации опрашиваются примерно с одинаковой частотой, которая для каждого из источников задается тактовыми импульсами (ТИ), поступающими через вторые тактовые входы.

Однократный опрос всех источников информации одной группы образует кадр, который сопровождается кадровым импульсом (КИ)„ поступающим на первые тактовые входы.

Каждая группа источников информации обслуживается своим каналом 19 и синхронизируется своим генератором импульсов, расположенным вместе с истстчниками информации, поэтому (с уче5

45 том нес абильности генераторов импульсов, произвольности момента начала опроса источников информации в каждой группе, а также задержек передачи через линии связи) КИ поступают в разные каналы в произвольные моменты времени. Для одновременного ввода информации в ВМ со всех каналов необходимо произвести выравнивание моментов окончания загрузки памяти 22 и

23 всех каналов к единому моменту времени,, с которого может быть начат. этот ввод.

В работе устройства следует вьщелить два основных режима работы— подготовительный и рабочий.

Подготовительный режим начинается с момента записи кода времени в регистр 6, поступающего из ВМ через коммутатор 12 и определяющего .максимальное значение временного интерва— ла, необходимого для ввода одного массива информации в BM. Одновременно с подачей кода времени ВМ снимает сигнал прерывания ввода, поступающий на элемент И 15, триггер 8 управления, регистр 5 разрешения ввода, триггер 9 считывания и четвертый триг "ер 57 разрешения, снимая их блокировку и обеспечивая готовность устройства к работе ° В каждом канале вторые синхросигналы чЕрез согласующие узлы 45 поступают на элемент ИЛИ

14, с выхода которого через элемент

И 15 объединенный поток синхросигналов посту. пает на входы установки "0 счетчика 2 тактов и триггера 7 управления. Счетчик 2 тактов предназначен для измерения длительности временных интервалов между кадровыми синхросигналами. Он подсчитывает тактовые импульсы, поступающие с выхода генератора 1 импульсов через элемент И 16, при наличии разрешающего сигнала с триггера 8, предварительно установленного в исходное положение сигналом прерывания ввода.

Схема 10 сравнения формирует сигнал при совпадении кодов счетчика 2 и регистра 6, т ° е. при обнаружении временного интервала между первыми синхросигналами, равного и превышающего заданную длительность, определенную значением кода, записанного из BM в регистр 6. Сигнал совпадения поступает на входы триггеров 7 и 8, изменяя их состояние. С этого момента триггер 8 блокирует элемент И 16, з 143 запрещая подачу на счетчик 2 импульсов с генератора 1. Сигналом с другого выхода триггер 8 разрешает через узлы 11 выдачу первых синхроимпульсов на регистр 5. С выхода регистра 5 сигналы разрешения поступают в каждом канале на выходы счетчика 27 адреса записи, триггера 24 готовности памятей 22 и 23, снимая их блокировку и переводя в рабочий режим. Триггер 8 готовности опорным первым синхроимпульсом, пришедшим после сигнала совпадения с выхода схемы 10 сравнения, вновь устанавливается в исходное состояние, формируя на своем выходе импульспый сигнал, который поступает на вход установки "0" счетчика 3 времени задержки, который подсчитывает тактовые импульсы с выхода генератора 1, формируя тем самым код времени задержки поступления первых синхроимпульсов относительно опорного первого синхросигнала.

Рабочий режим устройства обеспечивает запись и считывание информации в памяти 22 и 23, поочередно накапливающие и считывающие массивы данных в объеме одного кадра информации.

Запись информации осуществляется следующим образом.

Информационные сигналы в виде многоканального цифрового потока от . группы источников информации поступают на информационный вход канала и через узел 44 подаются на вход узла 29 ° На другие входы узла 29 поступают с выходов узлов 33 и 32 элементов И соответственно код времени задержки и код текущего номера кадра с выходов счетчика 3 времени задержки и счетчика 26 кадров. Код текущего номера кадра формируется счетчиком

26 путем подсчета первых синхросигналов, поступающих через узел 45, Ввод кода текущего номера кадра в информационный поток осуществляется узлом 29 в момент поступления задержанного кадрового импульса с элемента 43 saдержки, задержка в котором равна половине периода вторых синхроимпульсов. Ввод кода времени задержки осуществляется узлом 29 в момент поступления первого синхросигнала.

Сформированный информационный поток с выхода узла 29 записывается в памяти 22 и 23, которые работают в. так называемом "режиме качелей": обе

7870 4 памяти работают в одном из двух режимов — когда в одной накапливается информация, из другой уже накопленная информация передается в ВМ; затем режимы работы меняются на противоположные.

Первые синхросигналы, поступающие на вход канала через узел 46, а так" же задержанные вторые синхросигналы

10 с выхода элемента 43 задержки объединяются на элементе ИЛИ 36 и далее по" ступают на вход счетчика 27 адреса записи и выходы элементов И-НЕ 41 и

42. Сигнал разрешения поступает на счетчик 27 адреса записи и снимает его блокировку по входу установки

"0". После этого счетчик 27 начинает формировать код адреса записи информации, который поступает с его выхода через узлы 34,35,30 и 31 на входы

20 памятей 22 и 23. Управление режимами записи и считывания осуществляется сигналами с триггера 25 переполнения, работающего в счетном режиме от сиг25 налов переноса счетчика 27.

После записи массива информации в объеме одного кадра триггер 25 закрывает входы узла 35, элемента И 39, элемента И-НГ 42 и открывает входы . узла 34, элемента И 38 и элемента

И-НЕ 41, обеспечивая тем самым переЗО вод памяти 22 в режим записи путем подачи на него кода адреса записи и первых синхросигналов, а также подготавливая память 23 для режима считывания. Кроме того, сигнал переноса подается на триггер 24 готовности, который при его поступлении формиру40 ет сигнал готовности канала к вь воду информации в ВМ, который поступает на элемент И 18, который при наличии указанных сигналов формирует сигнал запроса ввода, поступакиций через ком45 мутатор 13 в ВМ. Ответом ВМ на сигнал запроса ввода является сигнал разрешения ввода, поступаниций на входы триггеров 9 и 57 через коммутатор

12. Триггер 9 формирует сигнал стро50 ба считывания, который с его выхода поступает на элемент И 17, разрешая прохождение через него импульсов считывания с генератора 1 импульсов на вход счетчика 4 адреса считывания.

5 Сигнал строба считывания поступает в качестве управляющего сигнала в ВМ через коммутатор 13.

Устройство обладает возможностью по инициативе BM производить в каж37870

Формула

5 14 дом канале селективную синхронизацию вводимой в BM информации из памятей

22 и 23. При этом следует выделить два режима работы. В первом режиме

5 работы осуществляется селекция вводижм каналов в ВМ без изменения их ., порядкового номера в кадре, т.е. изменения их порядкового номера считывания при вводе в ВМ. Выбор режима ввода информации осуществляется по команде от BM по управляющему входу каждого канала через узел 49. Управление режимами производится триггером 56, Рассмотрим работу канала 19 в обоих режимах. В первом режиме работы триггер 56 по команде ат ВМ, выделенной дешифратором 54, устанавливается в соответствующее положение, открывая сигналом со своего выхода элемент И 37 и закрывая элемент И 55, Сигнал с выхода элемента И 55 открывает коммутатор 51 для передачи сиг-. налов с выхода элемента И 37. Управляющая информация, содержащая адреса каналов и признаки их передач, поступает от ВМ через узел 49 в память 20.

При вводе информации в ВМ производится считывание признаков передачи каналов из памяти 20 по адресам, посту- 30 лающим с выхода счетчика 28 каналов при наличии сигнала строба считывания. Формирование кода адреса осуществляется от сигналов тактовой частоты считывания, получаемых с выхода .элемента И 17. Считанные с выхода памяти 20 признаки передачи каналов етробируются на элементе И 37 сигналами тактовой частоты считывания и через коммутатор 51 и узел 50 вводятся в ВМ. При этом сигналы кода адреса считывания поступают на входы элементов И 38 и 39 с выхода счетчика 4 адреса считывания через коммутатор .,52, управляемый триггером 56.

Во втором режиме по команде от ВМ триггер 56 переводится в противоположное состояние. При этом элемент

И 37 закрывается, коммутатор 52 своим вторым информационным входом подключается к выходу блока 53 памяти, .элемент И 55 разблокируется. Управляющая информация в виде адресной маски, содержащей адреса каналов и определяющей очередность считывания каналов из памятей 22 и 23, поступает от ВМ через узел 49, дешифрируется дешифратором 54 и записывается в блок 53 памяти. При этом вместе с адресом последнего канала в адресной маске записывается соответствующий однобитовый признак. По сигналу разрешения ввода от ВМ, поступающего с выхода коммутатора 12, взводится триггер 57, переключая через элемент

И 55 коммутатор 51 на передачу в BM признаков передачи каналов, сформированных от сигналов тактовой частоты с выхода элемента И 17. Одновременно по сигналам счетчика 4 адреса считывания начинается считывание из блока 53 памяти адресной маски и выдача ее через коммутатор 52 на один из элементов И 38 и 39 и один из узлов

30,31 на вход той памяти 22 и 23, которая работает в режиме считывания, обеспечивая таким образом произвольную переупаковку выдаваемых каналов па БМ в зависимости от записанной адресной маски. При передаче последнего канала в цикле, выдачи однобитовый признак последнего канала с выхода блока 53 памяти, задержанный на элементе 58 задержки, устанавливает триггер 5? в исходное состояние, тем самым снимая сигнал на выходе элемента И 55. Коммутатор 51 выключается и прекращает выдачу в ВМ признаков передачи каналов. В новом цикле ввода инФормации в ВМ указанный порядок работы повторяется. и з о б р е т е н и я

Многоканальное устройство для сопряжения источников информации с вычислительной машиной по авт. св, Р II16423, отличающе е ся тем, что„ с целью повышения коэффициента использования оборудования, в каждлй канал введены второй, третий коммутаторы, блок памяти, дешифратор, четвертый элемент И, третий, четвертый триггеры, второй элемент задержки, причем в каждом канале вход дешифратора соединен с выходом шестого согласующего узла, первый, второй выходы дешифратора соединены соответственно с информационным входом блока памяти и с входом третьего триггера, первый выход которого соединен с третьим входом первого элемента И, второй выход третьего триггера соединен с первым входом четвертого элемента И и с управлякщим входом второго коммутатора, первый информационный вход которого соедиl437870

Составитель С.Бурухин

Техред Л.Сердюкова Корректор А.Обручар

Редактор А.Лежнина

Заказ 5895/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.; д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 нен с первым выходом блока памяти, второй информационный вход второго коммутатора и адресный вход блока памяти соединены с первым выходом третьего счетчика, выход второго ком"

5 мутатора соединен с вторыми входами второго и третьего элементов И, второй выход блоюа памяти через второй элемент задержки соединен с нулевым входом четвертого триггера, единичный вход которого соединен с первым выходом первого коммутатора, выход четвертого триггера соединен с вторым входом четвертого элемента И, выход которого соединен с управляю" щим входом третьего коммутатора, первый, второй информационные входы и выход которого соединены соответственно с выходом первого элемента И, с выходом третьего элемента И и входом седьмого согласующего узла.